📘 Tiristor Retificador Controlado de Silício (SCR)

Navegação do Atlas

⬅️ Voltar ao Menu da Área 3 | 📘 Hub Principal | ➡️ Próximo: TRIAC e DIAC

---

1. Identificação Normativa e Símbolos

Parâmetro Normativo	Tiristor Discreto Médio (TO-220 / TO-247)	Módulo Industrial de Potência (Semipack / Hockey-Puck)
Exemplos Comerciais Clássicos	2N6509 (TO-220), BTW69-1200RG (TOP-3 / TO-247)	Semikron SKKT 106/16E, Westcode N0415
Norma Internacional de Ensaio	IEC 60747-6 / JEDEC JESD24 / MIL-PRF-19500	IEC 60747-6 / DIN EN 60747-6
Corrente Eficaz de Estado Condução ($I_{\text{T(RMS)}}$)	$25\text{A}$ (2N6509) a $50\text{A}$ (BTW69)	$100\text{A}\text{ a }2500\text{A}$ contínuos sob refrigeração
Tensão de Bloqueio Direto e Reverso ($V_{\text{DRM}}/V_{\text{RRM}}$)	$800\text{V}\text{ a }1200\text{V}$ de pico repetitivo	$1200\text{V}\text{ a }4500\text{V}$ para rede industrial $380\text{V}/440\text{V}/690\text{V}$
Corrente de Surto Não Repetitivo ($I_{\text{TSM}}$)	$300\text{A}$ (2N6509) a $580\text{A}$ (BTW69) @ meio ciclo $10\text{ms}$	$2500\text{A}\text{ a }35000\text{A}$ (suporta curto até fusível queimar)
Integral de Joules de Fusão ($I^{2}t$)	$450\text{ a }1600{\text{A}}^2\text{s}$ (essencial para coordenação com fusível ultrarrápido)	$30000\text{ a }500000{\text{A}}^2\text{s}$
Taxa Crítica de Subida de Tensão ($(dV/dt{)}_{\text{crıˊtico}}$)	$500\text{ a }1000\text{V}/\mu \text{s}$ @ $T_J=125{}^{\circ }\text{C}$	$1000\text{ a }2000\text{V}/\mu \text{s}$
Taxa Crítica de Subida de Corrente ($(di/dt{)}_{\text{crıˊtico}}$)	$100\text{ a }200\text{A}/\mu \text{s}$	$200\text{ a }500\text{A}/\mu \text{s}$
Queda Direta em Condução ($V_T$)	$1.2\text{ a }1.6\text{V}$ sob corrente nominal de pico	$1.3\text{ a }1.8\text{V}$ sob milhares de ampères

graph LR
    subgraph "Simbologia Padrão IEC 60617"
        direction TB
        Anodo["Ânodo (A)"] --> DiodoCorpo["▷| Diodo Retificador"] --> Catodo["Cátodo (K)"]
        Gate["Gate / Gatilho (G)"] -->|Entra pela base| DiodoCorpo
    end

---

2. Prancha Visual de Engenharia: Aspecto e Anatomia em Corte

Tabela de Chamada Anatômica do Corte

N°	Elemento Construtivo	Material de Engenharia	Função Física e Justificativa de Projeto
①	Camada $P_1$ (Emissor do PNP)	Silício monocristalino tipo P altamente dopado	Forma o Ânodo e a junção direta $J_1$. Injeta lacunas na base central $N_1$ quando o tiristor entra em condução regenerativa.
②	Camada $N_1$ (Base de Bloqueio Larga)	Silício monocristalino tipo N fracamente dopado ($N^{-}$)	Região mais espessa do componente: suporta toda a tensão de bloqueio direta ($V_{\text{DRM}}$) e reversa ($V_{\text{RRM}}$) na junção central $J_2$. A espessura e a resistividade desta camada ditam a suportabilidade de isolação de até milhares de volts.
③	Junção Central $J_2$ de Bloqueio	Interface metalúrgica $N_1\text{-}{P}_2$ passivada com anéis de guarda	Permanece reversamente polarizada quando o tiristor bloqueia tensão direta positiva entre Ânodo e Cátodo. É a zona de depleção responsável pela capacitância parasita $C_{J2}$ e pela suscetibilidade ao disparo espúrio por $dV/dt$.
④	Camada $P_2$ de Gate (Base do NPN)	Silício monocristalino tipo P com dopagem intermediária	Recebe a corrente de controle externa $I_G$. Ao ser polarizada positivamente em relação ao cátodo ($V_{\text{GK}}\approx 0.7\text{ a }1.2\text{V}$), dispara o mecanismo de realimentação positiva interna.
⑤	Camada $N_2$ (Cátodo / Emissor do NPN)	Silício tipo N ultra-altamente dopado ($N^{+}$)	Injeta elétrons livres na base $P_2$. Fabricada com geometria interdigitada para facilitar a distribuição uniforme do plasma de portadores durante o ligamento rápido.
⑥	Substrato e Flange Metálica de Cobre	Disco de tungstênio/molibdênio soldado sobre bloco maciço de cobre eletrolítico	Conecta eletricamente o terminal de Ânodo e escoa adiabaticamente a enorme potência térmica gerada durante a retificação de centenas de ampères para o dissipador externo.

---

3. Física e Princípios de Funcionamento

3.1 O Modelo Analógico de Dois Transistores e a Regeneração

O funcionamento íntimo do SCR pode ser deduzido dividindo matematicamente a pastilha de 4 camadas $P_1\text{-}{N}_1\text{-}{P}_2\text{-}{N}_2$ em dois transistores bipolares acoplados em malha fechada:

• Um transistor PNP ($T_1$) formado pelas camadas $P_1\text{-}{N}_1\text{-}{P}_2$.
• Um transistor NPN ($T_2$) formado pelas camadas $N_1\text{-}{P}_2\text{-}{N}_2$.

flowchart TD
    subgraph "Modelo Analógico de Dois Transistores"
        Anodo["Ânodo (A)"] --> EmissorT1["Emissor T1 (P1)"]
        EmissorT1 --> ColetorT1["Coletor T1 (P2)"]
        ColetorT1 --> BaseT2["Base T2 (P2)"]
        BaseT2 --> ColetorT2["Coletor T2 (N1)"]
        ColetorT2 --> BaseT1["Base T1 (N1)"]
        BaseT1 --> EmissorT1
        Gate["Gate (G)"] --> BaseT2
        EmissorT2["Emissor T2 (N2)"] --> Catodo["Cátodo (K)"]
    end

A corrente de coletor de cada transistor em função de seus ganhos de corrente em base comum (${\alpha }_1$ e ${\alpha }_2$) e das correntes de fuga reversa ($I_{\text{CBO1}}$ e $I_{\text{CBO2}}$) é: $I_{C1}={\alpha }_1\cdot I_A+I_{\text{CBO1}}$ $I_{C2}={\alpha }_2\cdot I_K+I_{\text{CBO2}}$

Pela lei dos nós de Kirchhoff: $I_K=I_A+I_G$ $I_A=I_{C1}+I_{C2}={\alpha }_1\cdot I_A+I_{\text{CBO1}}+{\alpha }_2\cdot (I_A+I_G)+I_{\text{CBO2}}$

Isolando a corrente de ânodo $I_A$: $I_A\cdot [1-({\alpha }_1+{\alpha }_2)]={\alpha }_2\cdot I_G+I_{\text{CBO1}}+I_{\text{CBO2}}$ $I_A=\frac{{\alpha }_2\cdot I_G+I_{\text{CBO1}}+I_{\text{CBO2}}}{1-({\alpha }_1+{\alpha }_2)}$

A Condição de Disparo (Latch-Up):

• Em regime de corte ($I_G=0$): Em baixas correntes, os ganhos ${\alpha }_1$ e ${\alpha }_2$ são muito pequenos (${\alpha }_1+{\alpha }_2\ll 1$). O denominador é próximo de $1$, e a corrente de ânodo resume-se à corrente de fuga insignificante de nanoampères ($I_A\approx I_{\text{CBO1}}+I_{\text{CBO2}}$). O tiristor bloqueia a tensão direta.
• Aplicação do pulso de Gate ($I_G>0$): Ao injetar corrente no gate, $I_{C2}$ começa a circular. Essa corrente entra na base de $T_1$, fazendo $T_1$ conduzir. O coletor de $T_1$ injeta ainda mais corrente na base de $T_2$.
• À medida que as correntes internas sobem, os ganhos $\alpha (I)$ crescem monotonicamente até que: ${\alpha }_1+{\alpha }_2\to 1⟹[1-({\alpha }_1+{\alpha }_2)]\to 0⟹I_A\to \infty$
• O denominador tende a zero! O tiristor entra em estado de condução regenerativa violenta (latch-up): a junção central $J_2$ satura com excesso de portadores livres e o componente comporta-se como um diodo retificador comum em plena condução, mantendo-se ligado mesmo que a corrente de gate seja totalmente removida ($I_G=0$)!

---

3.2 Correntes Críticas: Trava (Latching) e Manutenção (Holding)

1. Corrente de Travamento ($I_L$ — Latching Current):
   • É a corrente mínima de ânodo que deve circular pelo circuito de carga antes que o pulso de gate termine, para garantir que os dois transistores internos atinjam a saturação regenerativa estável.
   • Regra de Engenharia: Se a carga for fortemente indutiva, a subida de corrente $di/dt=V/L$ será lenta. Se o pulso de gate for curto demais e terminar antes de $i(t)$ atingir $I_L$, o tiristor desligará imediatamente ao final do pulso!
2. Corrente de Manutenção ($I_H$ — Holding Current):
   • É a corrente mínima de ânodo abaixo da qual o tiristor não consegue mais sustentar a regeneração interna, voltando espontaneamente ao estado de bloqueio.
   • Em datasheets industriais: $I_L\approx 2\text{ a }3\times I_H$

graph TD
    Corte["Estado de Corte (I_A = fuga)"] -->|Pulso I_G aplicado| Disparo["Inicia Regeneração Interna"]
    Disparo --> Verif["i_A(t) atinge Corrente de Trava I_L?"]
    Verif -->|Não (pulso muito curto)| Desliga["Volta ao Corte ao cessar I_G"]
    Verif -->|Sim| Conducao["Condução Estável (Latch-up Ativo)"]
    Conducao --> Queda["Corrente cai abaixo de I_H?"]
    Queda -->|Sim (Passagem por Zero da Rede)| Bloqueio["Desligamento por Comutação Natural"]

---

3.3 Mecanismos Críticos de Falha e Destruição Térmica

A) Destruição por Taxa de Subida de Corrente ($di/dt$)

Quando o pulso de gate é aplicado, o SCR começa a conduzir inicialmente em uma faixa microscópica colada ao contato de gate. O plasma de elétrons e lacunas leva cerca de $20\text{ a }50\mu \text{m}/\mu \text{s}$ para se propagar pela área total do silício ($100\text{ a }400{\text{mm}}^2$). Se a carga externa permitir que a corrente suba a uma taxa superior a $(di/dt{)}_{\text{crıˊtico}}$ (ex: $>200\text{A}/\mu \text{s}$):

• Toda a corrente concentrar-se-á em um canal filamentar de fração de milímetro.
• A densidade de potência localizada ultrapassa megawatts por centímetro cúbico, fundindo o silício instantaneamente por ponto quente (hot spot burnout). Proteção: Adicionar pequena indutância linear ou saturável em série com o ânodo.

B) Disparo Espúrio por Taxa de Subida de Tensão ($dV/dt$)

A junção central $J_2$ em corte possui capacitância de depleção $C_{J2}$. Se a tensão de ânodo subir muito rapidamente ($\Delta V/\Delta t$ elevado, gerado por chaveamento de contatores ou surtos na rede): $i_{\text{deslocamento}}=C_{J2}\cdot \frac{d{v}_A}{dt}$ Essa corrente capacitiva injeta-se diretamente na base do transistor $T_2$, atuando como uma corrente de gate espúria. Se $i_{\text{deslocamento}}\ge I_{\text{GT}}$, o SCR entra em condução acidentalmente sem comando! Proteção: Circuito amortecedor snubber $RC$ em paralelo com o tiristor.

---

4. Esquema Prático de Aplicação: Retificador Controlado com Disparo Optoacoplado

Controle de potência para aquecimento industrial ou campo de motor CC alimentado em rede $220{\text{V}}_{\text{RMS}}/60\text{Hz}$, com isolação galvânica de $5\text{kV}$ via opto-triac (MOC3021) acionado por microcontrolador.

graph LR
    subgraph "Controle Digital (MCU)"
        ZeroCross["Detector de Passagem por Zero (Zero-Crossing)"]
        MCU["Microcontrolador (Temporizador de Ângulo α)"]
        OptoLED["LED do Opto-acoplador MOC3021"]
    end
    
    subgraph "Estágio de Disparo Isolado"
        MOC["Opto-Triac MOC3021 (Sem Zero-Cross interno)"]
        R_Gate["R_G (Resistor Limitador de Gate 330Ω)"]
        R_GK["R_GK (1kΩ Imunidade a Ruído)"]
        D_Prot["Diodo 1N4007 (Protege Gate contra Tensão Reversa)"]
    end
    
    subgraph "Potência Industrial (220V AC / 60Hz)"
        Fase["Fase 220V CA"]
        Carga["Carga R-L (Aquecedor Industrial 3.5kW)"]
        SCR["Tiristor de Potência BTW69-1200 (50A / 1200V)"]
        Snubber_R["R_s (47Ω / 5W)"]
        Snubber_C["C_s (100nF / 630V MKP)"]
        Neutro["Neutro"]
    end
    
    ZeroCross --> MCU --> OptoLED --> MOC
    Fase --> Carga --> SCR --> Neutro
    SCR --- Snubber_R --- Snubber_C --- SCR
    Carga --> MOC --> D_Prot --> R_Gate --> SCR
    R_GK --- SCR

---

5. Dimensionamento Passo a Passo e Projeto Numérico Resolvido

5.1 Especificações do Projeto

• Tensão da Rede: $V_{\text{in}}=220{\text{V}}_{\text{RMS}}\pm 10\%$ @ $60\text{Hz}$ ($V_{\text{in(max)}}=242{\text{V}}_{\text{RMS}}$).
• Carga: Aquecedor resistivo industrial de $P_{\text{carga}}=3.5\text{kW}$ ($3500\text{W}$).
• Resistência da Carga: $R_{\text{carga}}=\frac{V_{\text{nom}}^2}{P}=\frac{(220\text{V}{)}^2}{3500\text{W}}=13.83\mathbf{\Omega }$
• Topologia: Retificador controlado de meia-onda com ângulo de disparo ajustável de $\alpha =0^{\circ }\text{ a }150^{\circ }$.
• Temperatura Ambiente Máxima: $T_A=50{}^{\circ }\text{C}$.

---

5.2 Passo 1: Dimensionamento da Tensão Máxima de Bloqueio ($V_{\text{DRM}}/V_{\text{RRM}}$)

A tensão de pico da rede no pior caso de sobretensão permanente ($+10\%$): $V_{\text{pico}}=\sqrt{2}\cdot V_{\text{in(max)}}=\sqrt{2}\times 242\text{V}=1.4142\times 242=342.2\text{V}$

Em semicondutores de potência conectados à rede CA industrial, a norma IEC 60747 exige fator de segurança de no mínimo $2.0\text{ a }2.5$ para absorver transitórios de chaveamento e picos de manobra da concessionária: $V_{\text{DRM\_mıˊnimo}}\ge 2.5\times V_{\text{pico}}=2.5\times 342.2\text{V}=855.5\text{V}$

Seleção Comercial: Adota-se o tiristor padrão industrial de $1200\text{V}$: ${\mathbf{V}}_{\text{DRM}}={\mathbf{V}}_{\text{RRM}}=1200\text{V}$

---

5.3 Passo 2: Dimensionamento das Correntes ($I_{\text{T(RMS)}}$ e $I_{\text{T(AV)}}$)

No caso de condução máxima plena (ângulo de disparo $\alpha =0^{\circ }$ em meia-onda):

1. Corrente de Pico de Condução: $I_{\text{pico}}=\frac{V_{\text{pico}}}{R_{\text{carga}}}=\frac{342.2\text{V}}{13.83\Omega }=24.74\text{A}$
2. Corrente Média ($I_{\text{T(AV)}}$): $I_{\text{T(AV)}}=\frac{I_{\text{pico}}}{\pi }=\frac{24.74\text{A}}{3.14159}=7.88\text{A}$
3. Corrente Eficaz (RMS): $I_{\text{T(RMS)}}=\frac{I_{\text{pico}}}{2}=\frac{24.74\text{A}}{2}=12.37\text{A}$

Aplicando fator de sobredimensionamento térmico e de partida de $2.0$: $I_{\text{T(RMS)\_requerido}}\ge 2.0\times 12.37\text{A}=24.74\text{A}$

Seleção do Componente: O clássico BTW69-1200RG (encapsulamento TOP-3 / TO-247) oferece:

• $V_{\text{DRM}}/V_{\text{RRM}}=1200\text{V}$
• $I_{\text{T(RMS)}}=50.0\text{A}$ (margem de segurança $>300\%$)
• Corrente de surto $I_{\text{TSM}}=580\text{A}$ ($10\text{ms}$)
• Limite de $di/dt=100\text{A}/\mu \text{s}$
• Limite de $dV/dt=1000\text{V}/\mu \text{s}$
• Resistência térmica Junção-Carcaça: $R_{\theta JC}=0.9{}^{\circ }\text{C/W}$

---

5.4 Passo 3: Dimensionamento do Circuito de Disparo de Gate

Para o BTW69-1200:

• Tensão de disparo garantida a $25{}^{\circ }\text{C}$: $V_{\text{GT}}=1.3\text{V}$ (máx $1.5\text{V}$).
• Corrente de disparo de gate: $I_{\text{GT}}=50\text{mA}$.
• Corrente máxima de pico de gate permitida: $I_{\text{GM}}=4.0\text{A}$.

O pulso de disparo provém da própria rede via opto-triac MOC3021. Para garantir o disparo com ângulo de condução mínimo mesmo quando a tensão da rede estiver baixa (ex: $V_{\text{rede}}=30\text{V}$): $R_{G\_\text{maˊx}}=\frac{V_{\text{rede}}-V_{\text{GT}}-V_{\text{TM(opto)}}}{I_{\text{GT}}}=\frac{30\text{V}-1.5\text{V}-1.5\text{V}}{0.050\text{A}}=\frac{27\text{V}}{0.05\text{A}}=540\Omega$

E no pior caso de pico de tensão ($342.2\text{V}$), para limitar a corrente no opto-triac ($I_{\text{TSM(opto)}}=1.0\text{A}$): $R_{G\_\text{mıˊn}}=\frac{V_{\text{pico}}}{I_{\text{TSM(opto)}}}=\frac{342.2\text{V}}{1.0\text{A}}=342.2\Omega$

Adota-se comercialmente: $R_G=390\mathbf{\Omega }(2\text{W de filme de oˊxido metaˊlico anti-surto})$

Resistor de proteção Gate-Cátodo ($R_{\text{GK}}$): Para drenar ruídos e correntes de fuga e garantir imunidade a disparos espúrios: $R_{\text{GK}}=1.0\text{k}\mathbf{\Omega }(0.25\text{W})$

---

5.5 Passo 4: Dimensionamento do Amortecedor Snubber ($R_s-C_s$)

O snubber limita a taxa de subida de tensão para um valor inferior a $(dV/dt{)}_{\text{admissıˊvel}}=500\text{V}/\mu \text{s}$ ($50\%$ do limite do datasheet): $C_s\ge \frac{I_{\text{pico}}}{(dV/dt{)}_{\text{admissıˊvel}}}=\frac{24.74\text{A}}{500\times 10^6\text{V/s}}=4.948\times 10^{-8}\text{F}\approx 49.5\text{nF}$

Adotamos o valor comercial padrão E12: $C_s=100.0\text{nF}=0.1\mu \text{F}(\text{Polipropileno MKP Classe X2 / }630\text{V DC / }275\text{V CA})$

Para evitar oscilações ressonantes subamortecidas com a indutância da fiação e limitar a corrente de descarga de $C_s$ no instante do ligamento: $R_s=2\cdot \zeta \cdot \sqrt{\frac{L_{\text{rede}}}{C_s}}\approx 47.0\mathbf{\Omega }(\text{com resistor anti-indutivo de }5.0\text{W})$

Verificação do pico de corrente na comutação do SCR: $I_{\text{snubber\_peak}}=\frac{V_{\text{pico}}}{R_s}=\frac{342.2\text{V}}{47\Omega }=7.28\text{A}\ll I_{\text{TSM}}(580\text{A})\text{✅ Perfeitamente seguro}$

---

5.6 Passo 5: Cálculo Térmico e Dissipador de Calor

A potência dissipada no tiristor em condução é modelada pela tensão de limiar $V_{T0}$ e pela resistência dinâmica incremental $r_T$ do BTW69:

• $V_{T0}\approx 0.85\text{V}$
• $r_T\approx 0.011\Omega$

$P_{\text{diss}}=V_{T0}\cdot I_{\text{T(AV)}}+r_T\cdot I_{\text{T(RMS)}}^2$ $P_{\text{diss}}=(0.85\text{V}\times 7.88\text{A})+[0.011\Omega \times (12.37\text{A}{)}^2]$ $P_{\text{diss}}=6.698\text{W}+(0.011\times 153.0)=6.70\text{W}+1.68\text{W}=8.38\text{W}$

Para manter a temperatura da junção abaixo de $T_J\le 100{}^{\circ }\text{C}$ sob ambiente hostil de $T_A=50{}^{\circ }\text{C}$: $\Delta T=T_J-T_A=100{}^{\circ }\text{C}-50{}^{\circ }\text{C}=50.0{}^{\circ }\text{C}$ $R_{\theta JA(\text{total})}=\frac{50.0{}^{\circ }\text{C}}{8.38\text{W}}=5.96{}^{\circ }\text{C/W}$

Subtraindo a resistência interna e a resistência da pasta térmica: $R_{\theta SA}\le R_{\theta JA(\text{total})}-R_{\theta JC}-R_{\theta CS}=5.96-0.90-0.30=4.76{}^{\circ }\text{C/W}$

Especificação do Dissipador: Adota-se um dissipador de alumínio aletado com resistência térmica: $R_{\theta SA}\le 3.5{}^{\circ }\text{C/W}$ Garantindo temperatura de junção estável em $T_J\approx 89{}^{\circ }\text{C}$.

---

6. Modos de Falha, Diagnóstico e Regras de Layout PCB

6.1 Modos Típicos de Falha

1. Curto-Circuito Ânodo-Cátodo por Sobretensão ($V_A>V_{\text{BO}}$):
   • Transientes na linha sem varistor/snubber causam avalanche descontrolada na junção $J_2$, perfurando o cristal e transformando o SCR em um condutor bilateral em curto permanente.
2. Fusão Localizada de Gate por $di/dt$:
   • Queima com cratera microscópica no ponto de inserção do gate por falta de indutância limitadora de subida de corrente em cargas capacitivas.

6.2 Procedimento Prático de Teste com Multímetro Digital

1. Teste Ânodo-Cátodo:
   • Pontas do multímetro na escala de diodo entre Ânodo e Cátodo em ambos os sentidos $\to$ deve indicar “OL” (bloqueio bidirecional). Qualquer condução indica peça em curto!
2. Teste da Junção de Gate (Gate-Cátodo):
   • Ponteira Vermelha (+) no Gate e Preta (-) no Cátodo $\to$ leitura de $0.60\text{ a }0.75\text{V}$ (diodo PN normal).
   • Invertendo $\to$ leitura “OL”.
3. Teste Dinâmico de Disparo (Latching):
   • Conecte Vermelha no Ânodo e Preta no Cátodo (multímetro indica “OL”).
   • Com uma chave de fenda isolada, faça um curto-circuito rápido momentâneo entre Ânodo e Gate. O multímetro deve comutar para $0.7\text{ a }0.9\text{V}$ e permanecer travado conduzindo mesmo após soltar o contato com o gate (prova de latch-up bem sucedido)!

6.3 Regras Mandatórias de Roteamento em PCB

1. Trilhas de Gate e Cátodo Torcidas / Lado a Lado (Twisted Pair Traces):
   • O traçado do Gate até o circuito de controle deve correr rigorosamente colado à trilha de retorno do Cátodo, minimizando a área de malha para imunidade absoluta a ruídos eletromagnéticos de chaveamento ($di/dt$).
2. Distância de Isolação (Creepage e Clearance Conforme IEC 60664-1):
   • Entre as ilhas de solda de Ânodo e Cátodo em $220\text{V}/380\text{V}$, manter distância mínima de isolamento superficial de $4.0\text{ a }6.3\text{mm}$ na PCB, ou abrir ranhuras vazadas (milling slots) na placa para evitar trilhamento condutivo por poeira e umidade.