🔥 Aula 03: Tiristores e Dispositivos Semicondutores de Potência (SCR, TRIAC, GTO, IGBT, MCT e UJT)

Integração Curricular & Contexto

Disciplina: 🎛️ Eletrônica Industrial | Hub Principal

Materiais Didáticos Oficiais: Complemento analítico e aprofundamento da Material Teórico de Referência Eletrônica de Potência.

Aulas Anteriores: ⚡ Aula 01: Transistores e Circuitos de Chaveamento | 🔄 Aula 02: Diodos de Comutação e Retificação Polifásica

Próxima Aula: 🎛️ Aula 04: Retificação Controlada com Tiristores (P3, B6C e 12 Pulsos)

Objetivo de Aprendizagem: Compreender a física de estado sólido de dispositivos semicondutores multicamadas de potência ( $P N P N$ ), analisar o modelo de dois transistores acoplados em realimentação regenerativa (latch-up), dominar a curva característica $V - I$ do SCR ( $I_{L}, I_{H}$ ), estudar a operação bidirecional do TRIAC nos 4 quadrantes, analisar o desligamento forçado por gate no GTO, comparar as tecnologias modernas de alta frequência e alta potência (MOSFET, IGBT e MCT) e projetar circuitos de disparo baseados no oscilador de relaxação com UJT.

📌 Sumário da Aula

1. O Retificador Controlado de Silício (SCR)
2. O TRIAC: Condução Bidirecional em Corrente Alternada
3. Dispositivos Controláveis: GTO, MOSFET e IGBT
4. Tecnologias Avançadas: O MCT (MOS-Controlled Thyristor)
- 4.1 Concepção Celular e Circuito Intrínseco
- 4.2 Processo de Ligamento (ON-FET) e Desligamento (OFF-FET)
5. O Transistor de Unijunção (UJT) e Circuitos de Disparo
6. 📝 Resolução Comentada das Questões de Fixação da Apostila
7. ⚙️ Estudo de Caso Prático: Projeto de Gerador de Pulsos UJT-SCR
- Especificação de Engenharia
- Procedimento de Dimensionamento Passo a Passo:
8. 📊 Quadro Comparativo Global de Semicondutores de Potência

1. O Retificador Controlado de Silício (SCR)

O diagrama técnico vetorial a seguir ilustra a física dos tiristores (estrutura PNPN de 4 camadas e modelo de dois transistores acoplados), a curva característica estática $V - I$ com as correntes de manutenção ( $I_{H}$ ) e travamento ( $I_{L}$ ), a operação nos quatro quadrantes do TRIAC, e o circuito oscilador de relaxação com transistor de unijunção (UJT):

Figura 3.1: Curva característica V-I estática do SCR, correntes IL e IH, e modos de disparo nos 4 quadrantes do TRIAC.

🕹️ Simulador Dinâmico Interativo (Laboratório Virtual de Tiristores)

Simule em tempo real o Retificador Controlado por SCR, variando o ângulo de disparo $α$ ( $0^{\circ}$ a $18 0^{\circ}$ ), tensão eficaz de entrada e carga $R$ ou $R - L$ , acompanhando o osciloscópio com as formas de onda de $v_{S} (t)$ , $v_{L} (t)$ e o pulso de gate $i_{G} (t)$ com cálculo instantâneo da tensão média CC:

👉 ▶️ Clique para Abrir o Simulador de Tiristores em Tela Cheia no Navegador (Arquivo no cofre: [[simulador_tiristores_curva_vi_disparo.html]])

1.1 Estrutura Física de 4 Camadas ( $P N P N$ ) e Três Junções

O SCR (Silicon Controlled Rectifier) é o mais emblemático membro da família dos tiristores. Consiste em uma estrutura monolítica de quatro camadas semicondutoras alternadas ( $P_{1} - N_{1} - P_{2} - N_{2}$ ) formando três junções $P - N$ em série ( $J_{1}, J_{2}, J_{3}$ ).

O dispositivo possui três terminais externos:

Ânodo ( $A$ ): Conectado à camada externa $P_{1}$ ;
Cátodo ( $K$ ): Conectado à camada externa $N_{2}$ ;
Porta ou Gatilho ( $G$ ): Conectado à camada intermediária $P_{2}$ .

As três junções comportam-se de forma dependente da polarização externa entre Ânodo e Cátodo ( $V_{A K}$ ):

Polarização Reversa ( $V_{A K} < 0$ ): As junções externas $J_{1}$ e $J_{3}$ ficam reversamente polarizadas, enquanto a junção intermediária $J_{2}$ fica diretamente polarizada. O dispositivo bloqueia a passagem de corrente comportando-se como circuito aberto.
Polarização Direta ( $V_{A K} > 0$ ): As junções $J_{1}$ e $J_{3}$ ficam diretamente polarizadas, porém a junção intermediária $J_{2}$ fica reversamente polarizada. Essa camada de depleção em $J_{2}$ bloqueia a corrente anódica, mantendo o SCR no estado desligado de bloqueio direto (forward off-state), permitindo apenas uma ínfima corrente de fuga ( $I_{l e ak} \approx μ A$ ).

1.2 O Modelo Analítico dos Dois Transistores Bipolares Acoplados

A compreensão da física do disparo do SCR é feita decompondo matematicamente as 4 camadas em dois transistores bipolares de junção virtuais complementares:

Transistor $Q_{1}$ (PNP): Formado pelas camadas $P_{1} - N_{1} - P_{2}$ ;
Transistor $Q_{2}$ (NPN): Formado pelas camadas $N_{1} - P_{2} - N_{2}$ .

Dedução Matemática da Condição de Disparo Regenerativo:

Em um transistor bipolar, a corrente de coletor relaciona-se com a corrente de emissor pelo ganho de corrente em base comum ( $α_{d c}$ ) e pela corrente de fuga da junção reversa coletor-base ( $I_{C B O}$ ):

$I_{C 1} = α_{1} \cdot I_{A} + I_{C B O 1}$ $I_{C 2} = α_{2} \cdot I_{K} + I_{C B O 2}$

Pelas conexões internas do modelo:

A corrente de emissor de $Q_{1}$ é a própria corrente anódica: $I_{E 1} = I_{A}$ ;
A corrente de emissor de $Q_{2}$ é a corrente catódica: $I_{E 2} = I_{K}$ ;
Pela Lei dos Nós no tiristor: $I_{K} = I_{A} + I_{G}$ .

A corrente de coletor de $Q_{1}$ alimenta a base de $Q_{2}$ , juntamente com a corrente externa injetada no gate ( $I_{G}$ ):

$I_{A} = I_{C 1} + I_{C 2}$

Substituindo as relações de coletor:

$I_{A} = α_{1} I_{A} + I_{C B O 1} + α_{2} I_{K} + I_{C B O 2}$ $I_{A} = α_{1} I_{A} + I_{C B O 1} + α_{2} (I_{A} + I_{G}) + I_{C B O 2}$ $I_{A} [1 - (α_{1} + α_{2})] = α_{2} I_{G} + (I_{C B O 1} + I_{C B O 2})$

Isolando a corrente de ânodo $I_{A}$ :

$I_{A} = \frac{α _{2} I _{G} + I _{C B O 1} + I _{C B O 2}}{1 - ( α _{1} + α _{2} )}$

graph LR
    subgraph Latch_Up ["Mecanismo de Realimentação Regenerativa"]
        IG["Injeção de I_G no Gate"] --> IB2["Aumento de I_B2"]
        IB2 --> IC2["Condução de Q2: I_C2 = β2 · I_B2"]
        IC2 --> IB1["I_C2 drena corrente da Base de Q1 (I_B1)"]
        IB1 --> IC1["Condução de Q1: I_C1 = β1 · I_B1"]
        IC1 --> IB2
    end

A Condição Crítica de Breakover e Travamento

Observe o denominador da equação: $[1 - (α_{1} + α_{2})]$ .

Em baixas correntes (estado de bloqueio), os ganhos $α_{1}$ e $α_{2}$ são muito pequenos ( $α_{1} + α_{2} ≪ 1$ ). A corrente de ânodo $I_{A}$ resume-se à corrente de fuga;

Ao injetar um pulso de corrente no gate ( $I_{G}$ ), a corrente através das junções cresce. Em semicondutores de silício, os ganhos $α$ aumentam expressivamente com o aumento da densidade de corrente de emissor;

Quando a soma atinge a condição de ganho unitário em malha fechada: $α_{1} + α_{2} \to 1$ O denominador tende a zero ( $1 - 1 = 0$ ), provocando uma avalanche regenerativa infinita (latch-up). Os dois transistores forçam-se mutuamente à saturação profunda. O tiristor entra em condução direta plena, comportando-se como uma chave fechada de baixíssima resistência.

Uma vez atingida essa saturação regenerativa, a corrente de ânodo é mantida pela própria realimentação interna entre $Q_{1}$ e $Q_{2}$ . O terminal de gate perde completamente o controle sobre o dispositivo, podendo o sinal $I_{G}$ ser removido sem que o SCR desligue!

1.3 Curva Característica Tensão-Corrente ( $V - I$ ) Completa

Abaixo apresenta-se a curva $V - I$ estática do SCR, detalhando os três modos de operação e os pontos críticos de chaveamento:

As regiões da curva são assim caracterizadas:

Região de Bloqueio Reverso ( $V_{A K} < 0$ ): Opera idêntico a um diodo em corte. Se a tensão reversa ultrapassar a tensão de ruptura reversa ( $V_{B R}$ ou $V_{R R M}$ ), ocorre multiplicação por avalanche nas junções $J_{1}$ e $J_{3}$ , elevando bruscamente a corrente com dissipação térmica destrutiva por efeito Joule.
Região de Bloqueio Direto ( $V_{A K} > 0, I_{G} = 0$ ): O SCR suporta a tensão positiva da fonte mantendo-se desligado. Se a tensão atingir a tensão de ruptura direta (Forward Breakover Voltage - $V_{B O}$ ), a junção central $J_{2}$ entra em ruptura por avalanche térmica, disparando o SCR mesmo sem corrente de gate.
Região de Condução Direta (Estado ON): Após o disparo (seja por gate ou sobretensão), a tensão entre ânodo e cátodo colapsa para uma pequena queda residual ( $V_{A K} \approx 1, 0 V a 2, 0 V$ ). A corrente é limitada exclusivamente pela impedância da carga conectada em série.

1.4 Corrente de Travamento ( $I_{L}$ ) vs. Corrente de Manutenção ( $I_{H}$ )

Dois parâmetros de corrente de folha de dados (datasheet) são vitais para o projeto de circuitos com SCRs:

Parâmetro	Definição Física	Relação de Grandeza
*Corrente de Travamento ( $I_{L}$ - Latching Current)*	É a corrente de ânodo mínima que o SCR deve atingir no momento do disparo para que a realimentação regenerativa dos transistores $Q_{1} - Q_{2}$ se sustente antes que o pulso de gate seja retirado. Se o pulso de gate cessar antes que $i_{A} (t) \geq I_{L}$ , o tiristor volta ao estado de bloqueio.	$I_{L} \approx 2 a 3 \times I_{H}$
*Corrente de Manutenção ( $I_{H}$ - Holding Current)*	É a corrente de ânodo mínima estática abaixo da qual o SCR desliga (bloqueia) quando já se encontra em condução plena. Se a corrente for reduzida de modo que $i_{A} < I_{H}$ , a condição $α_{1} + α_{2} \geq 1$ é desfeita e a chave abre.	Menor que $I_{L}$

Armadilha em Cargas Altamente Indutivas

Em circuitos com forte indutância de carga ( $L / R$ elevado), a taxa de subida da corrente anódica ( $d i / d t = V / L$ ) é lenta. Se o circuito de comando aplicar um pulso de gate estreito demais ( $t_{p u l so} < 10 μ s$ ), o pulso se extinguirá antes que a corrente de carga atinja $I_{L}$ , e o SCR não travará em condução! Solução de Projeto: Utilizar pulsos alargados ou trens de pulsos de alta frequência (pulse trains) no gate durante todo o intervalo de comutação.

1.5 Mecanismos de Disparo do SCR: Intencionais e Espúrios

Um SCR pode ser comutado do estado de bloqueio direto para condução por 5 mecanismos distintos:

graph TD
    MEC["Mecanismos de Disparo do SCR"]
    MEC --> D1["1. Pulso de Corrente de Gate (Intencional e Controlado)"]
    MEC --> D2["2. Sobretensão Direta V_AK > V_BO (Espúrio / Proteção Crowbar)"]
    MEC --> D3["3. Taxa de Variação de Tensão dv/dt (Espúrio Indesejado)"]
    MEC --> D4["4. Efeito Térmico / Alta Temperatura (Espúrio Acidental)"]
    MEC --> D5["5. Radiação Luminosa / Luz (LASCR - Intencional Optoisolado)"]

Disparo por Corrente de Gate (Modo Normal de Operação): Aplicação de uma corrente positiva no gate ( $i_{G} \geq I_{GT}$ ) com tensão superior à barreira de potencial da junção de gate ( $v_{G} \geq V_{GT} \approx 0, 7 V$ );
Disparo por Sobretensão ( $V_{A K} > V_{B O}$ ): A tensão anódica excede a barreira de potencial de $J_{2}$ . Utilizado deliberadamente em circuitos de proteção contra sobretensão (crowbar), mas evitado em regime normal para não sobreaquecer a junção;
Disparo por Taxa de Crescimento de Tensão ( $d v / d t$ ): A junção central $J_{2}$ reversamente polarizada possui uma capacitância de depleção parasita ( $C_{j 2}$ ). Uma rampa abrupta de tensão anódica gera uma corrente de deslocamento capacitiva: $i_{d es l oc am e n t o} = C_{j 2} \cdot \frac{d v _{A K}}{d t}$ Se $i_{d es l oc am e n t o}$ for suficientemente alta, ela atua exatamente como uma corrente de gate injetada na base de $Q_{2}$ , disparando o SCR espuriamente sem pulso no gate!
- Mitigação: Instalação obrigatória de rede amortecedora Snubber RC em paralelo com o tiristor.
Disparo Térmico: Em temperaturas elevadas da junção ( $T_{j} > 12 5^{\circ} C$ ), a geração térmica de pares elétron-lacuna eleva a corrente de saturação reversa de $J_{2}$ , podendo provocar o disparo espontâneo por realimentação térmica;
Disparo por Luz (Foto-Tiristores ou LASCR): Fótons de radiação eletromagnética incidem diretamente na junção de depleção $J_{2}$ através de uma janela óptica ou fibra, liberando portadores livres de carga. Muito utilizado em válvulas de tiristores para sistemas HVDC devido à isolação galvânica total contra potenciais de centenas de quilovolts.

2. O TRIAC: Condução Bidirecional em Corrente Alternada

2.1 Estrutura Física e Circuito Equivalente em Antiparalelo

O TRIAC (Triode for Alternating Current) é um dispositivo semicondutor tiristor bidirecional de 3 terminais capaz de conduzir corrente e bloquear tensão em ambos os sentidos.

Ele equivale funcionalmente a dois SCRs conectados em antiparalelo (paralelo inverso) com um único terminal de gate compartilhado:

Como o TRIAC opera indiferentemente em ambas as direções da corrente alternada, ele não possui ânodo e cátodo fixos. Seus terminais de potência são designados:

MT1 (Main Terminal 1): Terminal de referência de potencial para todos os disparos de gate;
MT2 (Main Terminal 2): Terminal de carga principal;
G (Gate): Terminal de disparo.

2.2 Operação Detalhada nos Quatro Quadrantes ( $I^{+}, I^{-}, I I I^{+}, I I I^{-}$ )

O comportamento do TRIAC é mapeado em um plano cartesiano dividido em quatro quadrantes de disparo, dependendo da polaridade da tensão $V_{M T 2 - M T 1}$ e da polaridade da tensão aplicada no gate $V_{G - M T 1}$ :

Modo $I^{+}$ (Quadrante 1 - MT2 positivo, Gate positivo):
- Disparo padrão de alta sensibilidade. Os portadores são injetados diretamente na junção $P_{2} - N_{2}$ , disparando o caminho principal $P_{1} - N_{1} - P_{2} - N_{2}$ .
Modo $I^{-}$ (Quadrante 2 - MT2 positivo, Gate negativo):
- Gate com pulso negativo. A corrente de gate flui pelo eletrodo auxiliar de junção, ativando a condução interna por junção piloto. Boa sensibilidade.
Modo $I I I^{-}$ (Quadrante 3 - MT2 negativo, Gate negativo):
- MT2 é negativo em relação a MT1 e o pulso de gate é negativo. Excelente sensibilidade, idêntica ao Quadrante 1. Ocorre condução reversa pelo caminho alternado $P_{2} - N_{1} - P_{1} - N_{4}$ .
Modo $I I I^{+}$ (Quadrante 4 - MT2 negativo, Gate positivo):
- MT2 é negativo e o gate recebe pulso positivo. Este é o modo de mais baixa sensibilidade de disparo ( $I_{GT}$ requerido pode ser até 3 a 5 vezes maior que no Quadrante 1). Deve ser evitado em projetos com microcontroladores.

2.3 Sensibilidade de Disparo de Gate e Aplicações Industriais

graph TD
    subgraph Sensibilidade ["Classificação de Sensibilidade de Gate do TRIAC"]
        Q1["Modo I+ (MT2+, G+) -> Altíssima Sensibilidade (Menor I_GT)"]
        Q3["Modo III- (MT2-, G-) -> Alta Sensibilidade (I_GT Reduzido)"]
        Q2["Modo I- (MT2+, G-) -> Sensibilidade Moderada"]
        Q4["Modo III+ (MT2-, G+) -> Baixíssima Sensibilidade (EVITAR EM PROJETO!)"]
    end

Regra de Ouro no Acionamento de TRIACs

Para garantir disparo confiável e simétrico em ambos os semiciclos da rede elétrica CA:

Se utilizar circuito passivo com DIAC, o DIAC fornece naturalmente pulsos positivos no semiciclo positivo ( $I^{+}$ ) e pulsos negativos no semiciclo negativo ( $I I I^{-}$ ), operando nos dois quadrantes mais eficientes!

Se comandar o gate via circuito digital ou acoplador óptico (ex: MOC3021), projete o acionamento para injetar pulsos negativos em ambos os semiciclos ( $I^{-}$ e $I I I^{-}$ ), ou utilize opto-triacs dedicados para evitar a operação no Quadrante IV.

Limitações do TRIAC em Relação ao SCR:

Capacidade de Potência: O TRIAC é limitado comercialmente a potências médias (tipicamente até $50 A /1000 V$ , potências de até $\approx 16 kW$ ); para altas correntes e tensões industriais de megawatts, utilizam-se sempre dois SCRs em antiparalelo com acionamentos independentes;
Capacidade de Recomutação ( $d v / d t$ de Comutação): Como as mesmas camadas de silício compartilham a condução nos dois sentidos, a presença de cargas indutivas impõe defasagem entre corrente e tensão. Quando a corrente passa por zero, a tensão da rede salta bruscamente para um valor elevado, podendo reacender o TRIAC sem comando de gate.

3. Dispositivos Controláveis: GTO, MOSFET e IGBT

3.1 GTO (Gate Turn-Off Thyristor): Desligamento Forçado por Gate

O grande calcanhar de aquiles do SCR convencional em corrente contínua é ser um dispositivo semicontrolado: liga-se por pulso de gate, mas não pode ser desligado por ele, dependendo da passagem natural por zero ou de complexos circuitos externos de comutação forçada.

O GTO (Gate Turn-Off Thyristor) foi concebido para resolver essa limitação. Ele é um tiristor totalmente controlável de 4 camadas capaz de:

Ligar através de um pulso de corrente positivo no gate ( $i_{G} > 0$ );
Desligar através da extração de uma corrente negativa massiva no gate ( $i_{G} < 0$ ).

O Ganho de Desligamento ( $β_{o f f}$ ):

Para forçar o desligamento, a corrente negativa de gate deve extrair portadores minoritários (lacunas) da base $P$ em velocidade superior àquela em que eles são repostos pelo ânodo, rompendo a condição de regeneração interna $α_{1} + α_{2} \geq 1$ .

O Ganho de Desligamento é definido como:

$β_{o f f} = \frac{I _{A}}{∣ I _{G, pico} ∣}$

Em GTOs industriais, $β_{o f f}$ é extremamente baixo:

$β_{o f f} \approx 3 a 5$

Consequência Prática de Engenharia

Se um GTO conduz uma corrente anódica de $3000 A$ , seu circuito de acionamento de gate (gate driver) deve ser capaz de aplicar um pulso de corrente negativo de pico de: $∣ I_{G} ∣ = \frac{3000 A}{4} = 750 A!$ Isso exige bancos de capacitores de baixa indutância e drivers de gate pesados e caros, motivando a gradual substituição do GTO pelo IGBT de alta potência e pelo IGCT (Integrated Gate-Commutated Thyristor).

3.2 MOSFET de Potência (PMOSFET): Regiões de Operação e Alta Frequência

O MOSFET de Potência (Power MOSFET, tipicamente com estrutura VDMOS vertical) é um semicondutor unipolar (a condução se dá exclusivamente por portadores majoritários — elétrons no canal N) e controlado por tensão.

Três Regiões de Operação do PMOSFET:

Região de Corte ( $V_{GS} < V_{t h}$ ): Nenhum canal de inversão é formado. O dispositivo opera como chave aberta bloqueando a tensão de dreno;
Região Ôhmica / Linear ( $V_{D S} < V_{GS} - V_{t h}$ ): O canal de elétrons comporta-se como um resistor linear puro com valor ôhmico $R_{D S (o n)}$ : $V_{D S} = R_{D S (o n)} \cdot I_{D}$ Esta é a região de condução (on-state) para operações de chaveamento de conversores CC-CC e inversores;
Região de Saturação ( $V_{D S} \geq V_{GS} - V_{t h}$ ): O canal sofre estrangulamento (pinch-off) e a corrente de dreno torna-se independente de $V_{D S}$ , governada pela equação quadrática de transcondutância: $I_{D} = \frac{k _{n}}{2} (V_{GS} - V_{t h})^{2}$

Características Marcantes do MOSFET de Potência:

Altíssima Velocidade de Comutação: Ausência de armazenamento de portadores minoritários ( $t_{r r} \approx 0$ ). Opera com frequências de dezenas de quilohertz até megahertz ( $> 1 MHz$ );
Controle por Tensão com Alta Impedância de Entrada: A porta de dióxido de silício ( $S i O_{2}$ ) consome apenas correntes transitórias para carregar as capacitâncias parasitas de gate ( $Q_{G}$ );
Coeficiente de Temperatura Positivo de $R_{D S (o n)}$ : À medida que a temperatura do semicondutor sobe, a mobilidade dos elétrons diminui e $R_{D S (o n)}$ aumenta. Isso evita a fuga térmica (thermal runaway) e permite associar múltiplos MOSFETs diretamente em paralelo com compartilhamento automático e natural de corrente.

3.3 IGBT: A Fusão entre a Entrada MOS e a Saída Bipolar

O IGBT (Insulated Gate Bipolar Transistor) combina a simplicidade de controle por tensão de porta dos MOSFETs com a capacidade superior de condução de altas densidades de corrente dos transistores bipolares (TBJ).

Fisicamente, a pastilha de silício de um IGBT é estruturalmente idêntica a um MOSFET vertical de canal N, com uma modificação revolucionária: o substrato catódico $N^{+}$ do MOSFET é substituído por uma camada de injeção $P^{+}$ :

O Mecanismo de Modulação de Condutividade:

Durante o estado ligado, a camada $P^{+}$ de fundo injeta uma grande quantidade de portadores minoritários (lacunas) na região de deriva fracamente dopada $N^{-}$ . Essa inundação de portadores provoca a modulação de condutividade, derrubando a resistência ôhmica interna em até duas ordens de grandeza quando comparada a um MOSFET de mesma classe de tensão.

O resultado é uma queda de tensão em condução extremamente baixa:

$V_{C E (s a t)} \approx 1, 5 V a 2, 5 V (para tens \overset{o}{˜} es de barramento de centenas a milhares de volts)$

3.4 O Fenômeno de Travamento Parasita (Latch-up) no IGBT

Internamente, a justaposição das camadas $P^{+} - N^{-} - P - N^{+}$ cria uma estrutura de tiristor parasita de 4 camadas:

Se a corrente de coletor ultrapassar o limite crítico de segurança do componente ( $I_{C E, max}$ ), a queda de tensão através da resistência de corpo da camada $P$ ( $R_{b}$ ) pode ultrapassar $0, 7 V$ , polarizando diretamente a junção base-emissor do transistor parasita $Q_{2}$ .

Consequência do Latch-Up no IGBT

Quando o tiristor parasita entra em condução regenerativa, a porta isolada perde totalmente o controle sobre a corrente do coletor. O IGBT não desliga mesmo que a tensão $V_{GE}$ seja zerada ou levada a níveis negativos. Se a alimentação CC não for cortada instantaneamente por um disjuntor ultra-rápido, o semicondutor vaporiza termicamente em microssegundos por curto-circuito interno.

Os processos modernos de fabricação (tecnologias Trench Gate e Field Stop) minimizam drasticamente a resistência $R_{b}$ , conferindo aos IGBTs modernos alta imunidade ao travamento parasita em condições normais de catálogo.

4. Tecnologias Avançadas: O MCT (MOS-Controlled Thyristor)

4.1 Concepção Celular e Circuito Intrínseco

O MCT (MOS-Controlled Thyristor) é um semicondutor de chaveamento híbrido que integra uma estrutura de tiristor regenerativo de quatro camadas ( $P N P N$ ) com dois transistores MOSFET integrados monoliticamente na própria pastilha de silício:

Um MOSFET de canal P (ON-FET) responsável pelo ligamento;
Um MOSFET de canal N (OFF-FET) responsável pelo desligamento.

Todos os sinais de comando de porta são aplicados tendo o terminal do Ânodo ( $A$ ) como referência de potencial (diferente do SCR e IGBT onde a referência é o Cátodo ou Emissor):

4.2 Processo de Ligamento (ON-FET) e Desligamento (OFF-FET)

graph TD
    subgraph Ligamento ["Processo de Ligamento (V_GA < 0)"]
        L1["Pulso de Tensão Negativa V_GA < 0"] --> L2["ON-FET (Canal P) Liga"]
        L2 --> L3["Injeção de Corrente na Base de Q2"]
        L3 --> L4["Realimentação Regenerativa Q1-Q2 (Disparo MCT)"]
    end

    subgraph Desligamento ["Processo de Desligamento (V_GA > 0)"]
        D1["Pulso de Tensão Positiva V_GA > 0"] --> D2["OFF-FET (Canal N) Liga / ON-FET Desliga"]
        D2 --> D3["Curto-Circuito da Junção Base-Emissor de Q1"]
        D3 --> D4["Extinção da Realimentação Regenerativa (MCT Bloqueia)"]
    end

Ligamento (Turn-On):
- Aplica-se um pulso de tensão negativa na porta em relação ao ânodo ( $V_{G A} < 0$ , tipicamente $- 5 V$ a $- 15 V$ );
- O ON-FET conduz e injeta corrente de base no transistor NPN $Q_{2}$ . O circuito entra em ação regenerativa e o tiristor liga com baixíssima queda direta de condução ( $V_{o n} \approx 1 V$ ).
Desligamento (Turn-Off):
- Aplica-se um pulso de tensão positiva na porta em relação ao ânodo ( $V_{G A} > 0$ , tipicamente $+ 10 V$ a $+ 15 V$ );
- O OFF-FET entra em condução profunda e curto-circuita os terminais de base e emissor do transistor PNP $Q_{1}$ ;
- Sem corrente de base em $Q_{1}$ , os portadores são drenados, quebrando o laço de realimentação regenerativa. O tiristor bloqueia com grande rapidez.

5. O Transistor de Unijunção (UJT) e Circuitos de Disparo

5.1 Estrutura Física e Circuito Equivalente com Resistência Interbase ( $R_{B B}$ )

O UJT (Unijunction Transistor) é um dispositivo semicondutor de três terminais que possui uma única junção $P - N$ , construído sobre uma barra uniforme de silício tipo N levemente dopada:

Nas extremidades da barra de silício são colocados dois contatos ôhmicos: Base 1 ( $B_{1}$ ) e Base 2 ( $B_{2}$ );
Próximo a $B_{2}$ , uma região de material tipo P fortemente dopado é difundida, formando o terminal de Emissor ( $E$ ).

A resistência ôhmica total medida entre os dois terminais de base (com o emissor em aberto, $I_{E} = 0$ ) é a resistência interbase ( $R_{B B}$ ):

$R_{B B} = R_{B 1} + R_{B 2}$

Valores comerciais típicos para tiristores e transistores como o 2N2646 situam-se na faixa:

$R_{B B} \approx 4 k Ω a 10 k Ω$

5.2 Razão de Afastamento Intrínseca ( $η$ ) e Tensão de Pico ( $V_{P}$ )

Quando uma fonte contínua $V_{B B}$ é conectada entre as bases $B_{2}$ e $B_{1}$ , a barra de silício comporta-se como um divisor de tensão resistivo. A tensão no nó interno $A$ (cátodo do diodo equivalente) em relação a $B_{1}$ é:

$V_{A} = V_{B B} \cdot \frac{R _{B 1}}{R _{B 1} + R _{B 2}} = η \cdot V_{B B}$

Define-se a Razão de Afastamento Intrínseca (Intrinsic Standoff Ratio - $η$ ) como:

$η = \frac{R _{B 1}}{R _{B 1} + R _{B 2}} = \frac{R _{B 1}}{R _{B B}}$

Como $R_{B 1}$ e $R_{B 2}$ são frações da mesma barra de silício, $η$ é uma constante puramente geométrica do semicondutor, com valor tabelado invariável:

$0, 4 \leq η \leq 0, 85 (T \overset{ı}{ˊ} pico: η \approx 0, 6 \dots 0, 7)$

A Tensão de Pico ( $V_{P}$ ):

Para que o diodo de emissor entre em condução direta, a tensão aplicada no terminal do emissor ( $V_{E}$ ) deve vencer a barreira de potencial de junção ( $V_{D} \approx 0, 7 V$ ) mais a tensão interna do ponto $A$ :

$V_{P} = η \cdot V_{B B} + V_{D}$

Se $V_{E} < V_{P}$ : O diodo de emissor está reversamente polarizado. Flui apenas uma corrente de fuga mínima ( $I_{E 0} \approx nA$ a $μ A$ );
Se $V_{E} \geq V_{P}$ : O diodo é diretamente polarizado e entra em condução forçada.

5.3 A Região de Resistência Dinâmica Negativa

Assim que o emissor atinge $V_{P}$ , lacunas são massivamente injetadas na camada $R_{B 1}$ . Essa injeção de portadores livres provoca uma elevação drástica da condutividade do silício no trecho entre o emissor e $B_{1}$ , fazendo o valor ôhmico de $R_{B 1}$ colapsar rapidamente de vários quilo-ohms para poucos ohms ( $R_{B 1} \to 20 Ω$ ).

Com a queda repentina de $R_{B 1}$ , a tensão de emissor cai enquanto a corrente de emissor aumenta. Isso caracteriza a região de resistência dinâmica negativa:

$r_{d} = \frac{d V _{E}}{d I _{E}} < 0$

Após atingir o ponto de vale ( $V_{V}, I_{V}$ ), o dispositivo entra em saturação ôhmica ordinária. Essa transição abrupta associada à resistência negativa é o motor ideal para a geração de pulsos de disparo em osciladores de relaxação.

5.4 O Oscilador de Relaxação com UJT: Projeto e Formas de Onda Temporais

O oscilador de relaxação é a topologia clássica mais robusta e imune a ruídos para acionar tiristores (SCRs e TRIACs).

O circuito utiliza um resistor de carga $R_{E}$ e um capacitor de temporização $C_{E}$ para carregar a tensão de emissor até o limiar $V_{P}$ , descarregando-a bruscamente sobre o resistor de base $R_{1}$ conectado ao gate do SCR:

Dinâmica de Funcionamento:

Carga do Capacitor (Intervalo $t_{1}$ ): O capacitor $C_{E}$ carrega-se exponencialmente a partir de $V_{B B}$ através do resistor $R_{E}$ : $v_{C} (t) = V_{B B} \cdot (1 - e^{- \frac{t}{R _{E} C _{E}}})$ Durante essa fase, o UJT está desligado ( $I_{E} \approx 0$ ) e a tensão sobre o resistor de saída $R_{1}$ permanece nula;
Disparo e Descarga Rápida (Intervalo $t_{2}$ ): No instante em que $v_{C} (t)$ atinge a tensão de pico $V_{P} = η V_{B B} + V_{D}$ , o UJT conduz. O capacitor descarrega quase instantaneamente sua energia acumulada através do resistor $R_{1}$ e da resistência residual de $B_{1}$ ;
Geração do Pulso: A corrente de descarga rápida produz um pulso estreito de alta amplitude de tensão sobre $R_{1}$ ( $v_{R 1} > V_{GT}$ ), injetando a corrente necessária para disparar o SCR;
Reinício do Ciclo: Quando $v_{C}$ atinge a tensão de vale $V_{V}$ , o UJT desliga e o ciclo se repete.

Frequência e Período de Oscilação Analítica:

O período de oscilação $T$ corresponde ao tempo de carga de $V_{V} \approx 0$ até $V_{P}$ :

$V_{P} = V_{B B} (1 - e^{- T / (R_{E} C_{E})}) ⟹ η V_{B B} \approx V_{B B} (1 - e^{- T / (R_{E} C_{E})})$ $1 - η = e^{- T / (R_{E} C_{E})} ⟹ - \frac{T}{R _{E} C _{E}} = ln (1 - η)$

$T \approx R_{E} \cdot C_{E} \cdot ln (\frac{1}{1 - η})$

$f = \frac{1}{T} \approx \frac{1}{R _{E} C _{E} ln ( \frac{1}{1 - η} )}$

6. 📝 Resolução Comentada das Questões de Fixação da Apostila

Abaixo estão transcritas e resolvidas minuciosamente as questões de verificação da Material Teórico de Referência Eletrônica de Potência, acompanhadas do Resolução Analítica Passo a Passo e de análises de engenharia.