📘 Transistor Bipolar de Gate Isolado (IGBT)

Navegação do Atlas

⬅️ Voltar: TRIAC e DIAC | 📘 Hub Principal | ➡️ Próximo: MOSFET SiC

---

1. Identificação Normativa e Símbolos

Parâmetro Normativo	IGBT Discreto em TO-247 (IKW40N120H3)	Módulo Industrial Dual / Ponte H (Semikron SKM / PrimePACK)
Norma Internacional de Ensaio	IEC 60747-9 / JEDEC JESD24 / MIL-STD-750	IEC 60747-9 / DIN EN 60747-9
Tensão Coletor-Emissor de Bloqueio ($V_{\text{CES}}$)	$1200\text{V}$ (projetado para barramento CC de $540\text{V}\text{ a }800\text{V}$)	$1200\text{V}\text{ a }3300\text{V}$ (tração ferroviária e eólica)
Corrente Contínua de Coletor ($I_C$)	$40.0\text{A}$ @ $100{}^{\circ }\text{C}$ ($80.0\text{A}$ @ $25{}^{\circ }\text{C}$)	$150\text{A}\text{ a }1200\text{A}$ contínuos sob refrigeração
Tensão de Saturação ($V_{\text{CE(sat)}}$)	Baixa e plana: $2.05\text{V}$ típico @ $40\text{A},150{}^{\circ }\text{C}$	$1.8\text{ a }2.4\text{V}$ @ correntes nominais
Energia de Comutação Total ($E_{\text{ts}}=E_{\text{on}}+E_{\text{off}}$)	$E_{\text{on}}\approx 2.9\text{mJ}$ / $E_{\text{off}}\approx 1.8\text{mJ}$ @ $40\text{A},600\text{V}$	$50\text{ a }300\text{mJ}$ por comutação
Tempo de Suportabilidade a Curto-Circuito ($t_{\text{sc}}$)	$\ge 10.0\mu \text{s}$ garantidos @ $V_{\text{GE}}=15\text{V},V_{\text{CC}}=600\text{V}$	$\ge 10.0\mu \text{s}$ (essencial para disparo de proteção desat)
Faixa de Tensão Recomendada de Gate ($V_{\text{GE}}$)	$+15.0\text{V}$ (condução plena) e $-8.0\text{V}\text{ a }-15.0\text{V}$ (bloqueio seguro)	$+15.0\text{V}$ e $-8.0\text{V}$
Diodo Anti-Paralelo Integrado (Copack FWD)	Diodo ultrarrápido integrado ($I_F=40\text{A}$, $V_F\approx 1.8\text{V}$)	Diodo CAL (Controlled Axial Lifetime) dedicado

graph LR
    subgraph "Simbologia Padrão IEC 60617"
        direction TB
        Coletor["Coletor (C)"]
        Gate["Gate Isolado (G)"]
        Emissor["Emissor (E) - Ponta de Flecha Saindo"]
        DiodoFWD["Diodo Roda-Livre (Anti-Paralelo FWD)"]
        
        Coletor --- DiodoFWD --- Emissor
        Gate --> Emissor
    end

---

2. Prancha Visual de Engenharia: Aspecto e Anatomia em Corte

Tabela de Chamada Anatômica do Corte

N°	Elemento Construtivo	Material de Engenharia	Função Física e Justificativa de Projeto
①	Substrato Injetor $P^{+}$ de Coletor	Wafer de silício fortemente dopado com Boro ($\text{B}$) soldado ao contato inferior	O segredo do IGBT: atua como emissor de um transistor PNP gigante, injetando uma densidade massiva de lacunas livres na camada de deriva durante a condução.
②	Camada Buffer $N^{+}$ (Field-Stop)	Camada epitaxial tipo N dopada com Fósforo com espessura fina controlada	Interrompe o campo elétrico triangular antes que ele atinja o substrato $P^{+}$ (Field-Stop), permitindo que a pastilha seja $30\%$ mais fina, o que reduz drasticamente tanto o $V_{\text{CE(sat)}}$ quanto as perdas de desligamento.
③	Camada $N^{-}$ de Deriva (Drift Region)	Silício fracamente dopado com espessura de $80\text{ a }120\mu \text{m}$	Região de Modulação de Condutividade: em corte, suporta os $1200\text{V}$ de bloqueio. Em condução, é inundada por lacunas e elétrons livres (plasma de portadores), colapsando sua resistência interna para uma fração mínima comparada ao silício puro de um MOSFET.
④	Poço $P\text{-Body Well}$ e Canal MOS	Silício tipo P dopado seletivamente sob as valas de óxido	Hospeda o canal de inversão superficial de elétrons controlado pelo eletrodo de gate.
⑤	Vala de Gate Vertical (Trench Gate)	Eletrodo de Polissilício encapsulado em Dióxido de Silício (${\text{SiO}}_2$)	A geometria vertical afundada (Trench) elimina o efeito parasita JFET dos MOSFETs planares antigos, aumentando a densidade de células e rebaixando o $V_{\text{CE(sat)}}$ para $<2.0\text{V}$.
⑥	Metalização Superior de Emissor e Contato Ôhmico	Camada espessa de Alumínio-Silício-Cobre ($\text{Al-Si-Cu}$)	Curto-circuita intencionalmente o poço $P\text{-Body}$ com as ilhas $N^{+}$ do emissor para evitar o disparo espúrio do tiristor parasita interno (anti-latchup).

---

3. Física e Princípios de Funcionamento

3.1 A Estrutura Híbrida: O Melhor dos Dois Mundos

O IGBT foi inventado para resolver o maior dilema da eletrônica de potência dos anos 1980:

• O TJB (Bipolar): Possui excelente capacidade de condução em alta corrente e baixa queda direta ($V_{\text{CE(sat)}}$), mas exige correntes contínuas de base monstruosas (driver pesado e ineficiente) e desliga lentamente devido ao armazenamento de portadores minoritários.
• O Power MOSFET: Aciona-se puramente por tensão eletrostática no gate com consumo nulo de corrente em regime permanente e comuta em nanossegundos. Porém, para tensões acima de $600\text{V}$, sua resistência de condução explode exponencialmente ($R_{\text{DS(on)}}\propto V_{\text{DSS}}^{2.5}$), tornando-o inviável para correntes de dezenas de ampères em silício puro.

graph TD
    MOSFET["Entrada MOS de Gate Isolado<br>• Impedância de entrada quase infinita<br>• Controle puramente por Tensão (0V / 15V)<br>• Chaveamento primário ultra-rápido"]
    BJT["Saída de Potência Bipolar PNP<br>• Modulação maciça de condutividade<br>• V_CE(sat) quase constante (1.5V a 2V)<br>• Densidade de corrente imensa (A/mm²)"]
    MOSFET -->|União Monolítica Vertical| IGBT["IGBT (O Cavalo de Batalha da Potência Industrial)"]
    BJT -->|União Monolítica Vertical| IGBT

3.2 O Efeito da Modulação de Condutividade

Quando aplicamos $V_{\text{GE}}=+15\text{V}$ no gate do IGBT:

1. Canais de inversão N formam-se sob o óxido das valas trench.
2. Uma torrente de elétrons flui do emissor através do canal MOS para o interior da camada de deriva $N^{-}$.
3. Esses elétrons polarizam diretamente a junção inferior formada pelo substrato $P^{+}$ e pela camada $N^{-}$.
4. O substrato $P^{+}$ responde injetando uma quantidade massiva de lacunas livres (portadores minoritários) de volta para a camada $N^{-}$.
5. A densidade de portadores livres na camada de deriva salta para mais de $10^{16}\text{ a }10^{17}{\text{portadores/cm}}^3$, superando a dopagem nativa do silício por até 4 ordens de grandeza!
6. Esse fenômeno — a Modulação de Condutividade (Conductivity Modulation) — faz a resistência ôhmica da camada de deriva colapsar. Por isso, um chip de IGBT de $1200\text{V}$ conduz $50\text{A}$ com queda de apenas $1.8\text{V}$, enquanto um MOSFET de silício de mesma área dissiparia centenas de volts!

---

3.3 O Calcanhar de Aquiles do IGBT: A Cauda de Corrente (Current Tail)

Quando desligamos o IGBT trazendo o gate para $0\text{V}$ ou $-8\text{V}$:

1. O canal de elétrons do MOSFET interrompe-se quase instantaneamente ($<50\text{ns}$).
2. A corrente de coletor sofre uma queda abrupta inicial correspondente à fração transportada pelos elétrons ($70\%\text{ a }80\%$).
3. No entanto, bilhões de lacunas injetadas permanecem presas dentro da camada de deriva $N^{-}$!
4. Como o terminal de Gate é isolado por óxido de ${\text{SiO}}_2$, não há como retirar essas lacunas por corrente reversa externa. A única forma de eliminá-las é aguardar que elas se recombinem espontaneamente com os elétrons segundo o tempo de vida médio dos portadores minoritários (${\tau }_p$).
5. Durante esse intervalo de recombinação ($200\text{ a }800\text{ns}$), uma corrente residual denominada Cauda de Corrente (Current Tail) continua circulando enquanto a tensão coletor-emissor $V_{\text{CE}}$ já subiu para a tensão plena do barramento ($V_{\text{DC}}=600\text{ a }800\text{V}$)!

flowchart TD
    DesligaGate["Gate comuta para 0V ou -8V"] --> FechaCanal["Canal MOS fecha em ~30ns"]
    FechaCanal --> QuedaRapida["Corrente cai bruscamente 75%"]
    QuedaRapida --> LacunasPresas["Lacunas minoritárias presas na camada N-"]
    LacunasPresas --> Cauda["Current Tail: Corrente residual flui sob alta tensão"]
    Cauda --> PerdasOff["Enorme perda de energia de desligamento (E_off)"]
    PerdasOff --> LimiteFreq["Frequência máxima limitada a f_sw < 30kHz"]

$\text{Perda de Poteˆncia por Chaveamento: }{P}_{\text{sw}}=(E_{\text{on}}+E_{\text{off}})\cdot f_{\text{sw}}$ Se você elevar a frequência de chaveamento de um IGBT para $100\text{kHz}$, a perda por cauda de corrente ($E_{\text{off}}\cdot f_{\text{sw}}$) multiplicará por 10, explodindo o semicondutor por destruição térmica instantânea!

---

4. Esquema Prático de Aplicação: Braço de Inversor Trifásico com Proteção Desat

Topologia de meio-braço (Half-Bridge Leg) para inversor de frequência industrial (VFD $380{\text{V}}_{\text{RMS}}\to 540\text{V DC}$), acionada por driver óptico isolado inteligente com detecção de desaturação por curto-circuito (Desat Protection).

graph TD
    subgraph "Barramento CC de Potência (Link CC)"
        V_DC_POS["+540V DC (Barramento Positivo)"]
        V_DC_NEG["0V DC (Barramento Negativo / GND Potência)"]
    end
    
    subgraph "Braço Inversor (Fase U)"
        IGBT_HIGH["IGBT High-Side (IKW40N120H3)"]
        FWD_HIGH["Diodo Copack Superior"]
        Saida_U["Saída Fase U (Motor de Indução)"]
        IGBT_LOW["IGBT Low-Side (IKW40N120H3)"]
        FWD_LOW["Diodo Copack Inferior"]
    end
    
    subgraph "Driver Inteligente Isolado (FOD8332 / ACPL-332J)"
        DriverGate["Driver Isolado com Tensão Bipolar (+15V / -8V)"]
        D_Desat["Diodo de Desat de Alta Tensão (1000V Rápido)"]
        R_Gate["R_G_on (10Ω) / R_G_off (4.7Ω)"]
    end
    
    V_DC_POS --> IGBT_HIGH --> Saida_U --> IGBT_LOW --> V_DC_NEG
    FWD_HIGH --- IGBT_HIGH
    FWD_LOW --- IGBT_LOW
    DriverGate --> R_Gate --> IGBT_LOW
    IGBT_LOW --> D_Desat --> DriverGate

O Mecanismo Vital de Proteção contra Curto-Circuito (Desat Protection):

Se a bobina do motor fechar curto com a carcaça ou se houver condução simultânea acidental (shoot-through):

1. A corrente de coletor salta para centenas de ampères.
2. O IGBT sai da saturação e entra na região ativa linear: sua tensão $V_{\text{CE}}$ sobe bruscamente de $2\text{V}$ para mais de $7\text{V}$ sob corrente extrema.
3. O diodo de desaturação bloqueia e um comparador interno no driver de gate detecta $V_{\text{desat}}>7.0\text{V}$.
4. O driver desativa o sinal de PWM e executa um desligamento suave (Soft Turn-Off) em menos de $2.0\mu \text{s}$ (bem antes do limite térmico de $10\mu \text{s}$ do componente), salvando o módulo da destruição pirotécnica!

---

5. Dimensionamento Passo a Passo e Projeto Numérico Resolvido

5.1 Especificações do Projeto

• Aplicação: Inversor de Frequência Trifásico (VFD) para acionamento de Motor de Indução Trifásico (MIT) de $10\text{CV}$ ($7.5\text{kW}$).
• Alimentação da Rede: $380{\text{V}}_{\text{RMS}}\pm 10\%$ trifásico @ $60\text{Hz}$.
• Tensão Máxima do Barramento CC ($V_{\text{DC}}$): Com frenagem regenerativa do motor, a tensão do Link CC atinge: $V_{\text{DC\_maˊx}}=1.10\times (380\text{V}\times \sqrt{2})+\Delta V_{\text{regen}}=591\text{V}+150\text{V}=741\text{V DC}$
• Corrente Eficaz de Fase do Motor: $I_{\text{motor(RMS)}}=16.0\text{A}$.
• Frequência de Chaveamento PWM: $f_{\text{sw}}=10.0\text{kHz}$ (ótimo compromisso entre ruído acústico e perdas térmicas).
• Fator de Potência da Carga: $\cos \varphi =0.85$ (índice de modulação $M=0.95$).
• Temperatura Ambiente Máxima: $T_A=50{}^{\circ }\text{C}$.

---

5.2 Passo 1: Seleção da Tensão e Corrente do IGBT

1. Margem de Tensão ($V_{\text{CES}}$): Sob comutações ultrarrápidas de $16\text{A}$, a indutância parasita das barras de cobre ($L_{\sigma }\approx 30\text{nH}$) induz picos de sobretensão $\Delta V=L_{\sigma }\frac{di}{dt}\approx 100\text{ a }150\text{V}$: $V_{\text{pico\_total}}=V_{\text{DC\_maˊx}}+\Delta V_{\text{induzida}}=741\text{V}+150\text{V}=891\text{V}$ Portanto, componentes de $600\text{V}$ são estritamente proibidos! A classe correta é a de $1200\text{V}$ (margem de segurança $>34\%$).
2. Margem de Corrente ($I_C$): O pico da corrente de fase senoidal é: $I_{\text{pico}}=\sqrt{2}\cdot I_{\text{motor(RMS)}}=1.4142\times 16.0\text{A}=22.63\text{A}$ Adotando fator de sobrecorrente de torque de partida de $1.75$: $I_{C\_\text{requerido}}\ge 1.75\times 22.63\text{A}\approx 40.0\text{A}$

Seleção Comercial: Infineon IKW40N120H3 (TO-247):

• $V_{\text{CES}}=1200\text{V}$
• $I_C=40.0\text{A}$ @ $T_C=100{}^{\circ }\text{C}$
• $V_{\text{CE(sat)}}=2.05\text{V}$ @ $20\text{A},125{}^{\circ }\text{C}$
• Energias de comutação a $125{}^{\circ }\text{C}$ sob $V_{\text{DC}}=600\text{V},I_C=20\text{A}$:
  • $E_{\text{on}}=1.70\text{mJ}=1.70\times 10^{-3}\text{J}$
  • $E_{\text{off}}=1.15\text{mJ}=1.15\times 10^{-3}\text{J}$
• Diodo copackaged: $V_F=1.75\text{V}$, $E_{\text{rec}}=0.85\text{mJ}$
• $R_{\theta JC}=0.43{}^{\circ }\text{C/W}$

---

5.3 Passo 2: Cálculo das Perdas de Condução no IGBT ($P_{\text{cond}}$)

Em modulação senoidal PWM com fator de potência $\cos \varphi =0.85$ e modulação $M=0.95$, a corrente média e eficaz conduzidas pelo transistor superior em cada ciclo da rede são calculadas pelas integrais clássicas de conversão: $I_{C(\text{avg})}=I_{\text{pico}}\cdot \left(\frac{1}{2\pi }+\frac{M\cdot \cos \varphi }{8}\right)$ $I_{C(\text{avg})}=22.63\times \left(\frac{1}{6.283}+\frac{0.95\times 0.85}{8}\right)=22.63\times (0.1591+0.1009)=22.63\times 0.260=5.88\text{A}$

$I_{C(\text{RMS})}=I_{\text{pico}}\cdot \sqrt{\frac{1}{8}+\frac{M\cdot \cos \varphi }{3\pi }}$ $I_{C(\text{RMS})}=22.63\times \sqrt{0.125+\frac{0.8075}{9.4248}}=22.63\times \sqrt{0.125+0.0856}=22.63\times 0.4589=10.38\text{A}$

Perdas de condução no IGBT ($V_{\text{CE0}}\approx 1.1\text{V}$, $r_{\text{ce}}\approx 0.045\Omega$): $P_{\text{cond\_IGBT}}=V_{\text{CE0}}\cdot I_{C(\text{avg})}+r_{\text{ce}}\cdot I_{C(\text{RMS})}^2$ $P_{\text{cond\_IGBT}}=(1.1\text{V}\times 5.88\text{A})+[0.045\Omega \times (10.38\text{A}{)}^2]=6.47\text{W}+(0.045\times 107.7)=6.47+4.85=11.32\text{W}$

---

5.4 Passo 3: Cálculo das Perdas de Chaveamento no IGBT ($P_{\text{sw}}$)

As energias de catálogo especificadas em $600\text{V}$ devem ser corrigidas para a tensão real de operação do barramento ($V_{\text{DC}}=540\text{V}$): $E_{\text{sw(total)}}=(E_{\text{on}}+E_{\text{off}})\cdot \left(\frac{V_{\text{DC}}}{V_{\text{ref}}}\right)\cdot \left(\frac{I_{\text{pico}}}{I_{\text{ref}}}\right)$ $E_{\text{sw(total)}}=(1.70\text{mJ}+1.15\text{mJ})\cdot \left(\frac{540\text{V}}{600\text{V}}\right)\cdot \left(\frac{22.63\text{A}}{20\text{A}}\right)$ $E_{\text{sw(total)}}=2.85\text{mJ}\times 0.90\times 1.1315=2.90\text{mJ}=2.90\times 10^{-3}\text{J}$

Sob modulação senoidal, a energia média comutada por ciclo é integrada em: $E_{\text{sw\_avg}}=\frac{E_{\text{sw(total)}}}{\pi }=\frac{2.90\text{mJ}}{3.14159}=0.923\text{mJ}$

Perdas dinâmicas por segundo à frequência de chaveamento $f_{\text{sw}}=10000\text{Hz}$: $P_{\text{sw\_IGBT}}=E_{\text{sw\_avg}}\cdot f_{\text{sw}}=0.923\times 10^{-3}\text{J}\times 10000\text{Hz}=9.23\text{W}$

Potência total dissipada no chip de cada IGBT: $P_{\text{total\_IGBT}}=P_{\text{cond\_IGBT}}+P_{\text{sw\_IGBT}}=11.32\text{W}+9.23\text{W}=20.55\text{W}$

(Nota de projeto: As perdas no diodo copack FWD associado somam aproximadamente $6.2\text{W}$, totalizando $\approx 26.8\text{W}$ por chave).

---

5.5 Passo 4: Dimensionamento Térmico do Dissipador de Calor

Em um inversor trifásico completo, temos 6 chaves IGBT operando simultaneamente: $P_{\text{total\_inversor}}=6\times 26.8\text{W}=160.8\text{W}$

Para manter as pastilhas em $T_J\le 115{}^{\circ }\text{C}$ sob ambiente do quadro de $T_A=50{}^{\circ }\text{C}$: $\Delta T=T_J-T_A=115{}^{\circ }\text{C}-50{}^{\circ }\text{C}=65.0{}^{\circ }\text{C}$

Resistência térmica do dissipador comum aletado com ventilação forçada ($1.5\text{ a }2.0\text{m/s}$): $R_{\theta SA}\le \frac{\Delta T}{P_{\text{total\_inversor}}}-\frac{R_{\theta JC}+R_{\theta CS}}{6}=\frac{65.0{}^{\circ }\text{C}}{160.8\text{W}}-\frac{0.43+0.25}{6}=0.404-0.113=0.291{}^{\circ }\text{C/W}$

Especificação Comercial: Dissipador de perfil extrudado de alumínio de $150\times 150\text{mm}$ acoplado a cooler de ventilação forçada de $24\text{V DC}$, com resistência térmica: $R_{\theta SA}\le 0.25{}^{\circ }\text{C/W}$

---

6. Modos de Falha, Diagnóstico e Regras de Layout PCB

6.1 Modos Típicos de Falha

1. Destruição por Sobretensão Transitória de Desligamento ($L_{\sigma }\cdot di/dt$):
   • No instante em que o IGBT corta dezenas de ampères em $50\text{ns}$, a indutância parasita das trilhas do Link CC gera um pico de sobretensão que perfura o óxido ou entra em colapso de avalanche.
   • Regra de Layout: O capacitor de desacoplamento do Link CC (filme polipropileno de baixíssima indutância ESL $<15\text{nH}$) deve ser soldado colado diretamente aos pinos de Coletor do High-Side e Emissor do Low-Side!
2. Disparo Espúrio de Gate por Efeito Miller ($C_{\text{gc}}\cdot d{V}_{\text{CE}}/dt$):
   • Quando o IGBT superior liga bruscamente, o IGBT inferior desligado sofre um degrau violento de tensão positiva em seu coletor ($dV/dt>10\text{kV}/\mu \text{s}$). A capacitância de Miller injeta corrente no gate inferior, elevando sua tensão acima de $V_{\text{GE(th)}}\approx 5.5\text{V}$. Os dois IGBTs conduzem juntos, explodindo a ponte em curto-circuito de barra (shoot-through)!
   • Mitigação Obrigatória: Uso de tensão de bloqueio de gate negativa ($-8.0\text{V}$) ou circuito de Clamp de Miller Ativo (Active Miller Clamp) no driver.