🛡️ Aula 04 - Amplificadores Operacionais Ideais e Reais, Realimentação Negativa e Circuitos Básicos

Navegação Rápida & Integração Curricular

📍 Disciplina: 01 Eletrônica Analógica | 🏭 Área: 05 Eletrônica, Automação e Controle | 🏠 Hub Principal 📄 Apostilas Base: Amplificadores Operacionais · 1. Revisão analog I e características não ideiais de Amplificadores · 4. AmpOp CMOS de dois estágios (Profa. Ana Flávia dos Reis — UFPR) ⬅️ Aula Anterior: Aula 03 - Transistores de Efeito de Campo (JFET e MOSFET) | ➡️ Próxima Aula: Aula 05 - Filtros Ativos Analógicos e Osciladores

---

🎯 Objetivos de Aprendizagem (Taxonomia de Bloom)

1. Analisar a arquitetura interna em blocos dos amplificadores operacionais monolíticos bipolares ($\mu \text{A741}$) e projetar detalhadamente a topologia do AmpOp CMOS de Dois Estágios com carga ativa em espelho de corrente.
2. Deduzir analiticamente os ganhos de tensão em pequenos sinais ($A_{v1},A_{v2}$), transcondutâncias ($G_{m1},G_{m2}$), resistências de saída ($r_{o2}\parallel r_{o4}$ e $r_{o6}\parallel r_{o7}$) e o mecanismo de Compensação de Frequência por Capacitor de Miller ($C_C$), incluindo separação de polos (pole splitting) e anulação do zero no semiplano direito com resistor $R_z$.
3. Equacionar circuitos lineares clássicos sob realimentação negativa pelo postulado do Curto-Circuito Virtual, abrangendo configurações inversora, não-inversora, somadora, integradora, diferenciadora e o Amplificador de Instrumentação (INA) de três Amp-Ops.
4. Parametrizar e compensar as não-idealidades estáticas e dinâmicas de amplificadores operacionais reais: tensão de offset ($V_{os}$), correntes de polarização ($I_B,I_{os}$), excursão de modo comum (ICMR), rejeição de modo comum (CMRR) e de fonte (PSRR), produto ganho-banda (GBW) e Slew Rate ($SR=I_{\text{tail}}/C_C$).

---

📌 Sumário do MOC

1. 1. Arquitetura Interna e Estágios do Amplificador Operacional
2. 2. Arquitetura Interna do AmpOp CMOS de Dois Estágios
   • 2.1 Estrutura de Polarização e Estágios em Cascata
   • 2.2 Análise de Pequenos Sinais: Ganhos Av1, Av2 e Resistência de Saída
   • 2.3 Compensação por Capacitor de Miller (Cc), Pole Splitting e Zero no Semiplano Direito (RHP)
   • 2.4 Excursão de Modo Comum de Entrada (ICMR), Excursão de Saída e PSRR
3. 3. O Modelo do Amplificador Operacional Ideal
   • 3.1 O Curto-Circuito Virtual e a Terra Virtual
4. 4. Circuitos Básicos Lineares com Realimentação Negativa
5. 5. Amplificador de Instrumentação (INA de Três Amp-Ops)
   • 5.1 Dedução Rigorosa do Ganho do INA
6. 6. Circuitos Integradores e Diferenciadores Analógicos
7. 7. Não-Idealidades Reais de Amplificadores Operacionais
8. 8. Diagrama Arquitetural Consolidado
9. 9. 📝 Exercícios Resolvidos de Engenharia
10. 10. 🎓 Verificando o Aprendizado (Questões Comentadas)

---

1. Arquitetura Interna e Estágios do Amplificador Operacional

O Amplificador Operacional (Amp-Op) é o bloco construtivo analógico por excelência. Confeccionado na forma de circuito integrado monolítico (como o clássico $\mu \text{A741}$ bipolar ou o moderno $\text{OPA2134}$ com entrada JFET), sua arquitetura interna típica compreende três estágios em cascata acoplados diretamente em corrente contínua:

1. Estágio de Entrada Diferencial: Par balanceado de transistores acoplados por emissor (ou fonte) alimentado por uma fonte de corrente constante de cauda. Proporciona altíssima impedância de entrada ($R_{\text{in}}$), baixíssima corrente de polarização e elevada Razão de Rejeição de Modo Comum ($CMRR$).
2. Estágio Intermediário de Alto Ganho: Amplificador classe A em emissor/fonte comum com carga ativa de alta impedância incremental, responsável por fornecer a quase totalidade do ganho em malha aberta ($A_{vd}>10^5$). Inclui tipicamente um capacitor de compensação por efeito Miller ($C_c\approx 30\text{ pF}$) que introduz um polo dominante para assegurar estabilidade de malha fechada.
3. Estágio de Saída Seguidor: Amplificador seguidor complementar classe AB (push-pull) com transistores NPN/PNP. Fornece alta capacidade de corrente à carga com baixíssima resistência de saída ($R_{\text{out}}<100\Omega$) e circuitos limitadores de proteção contra curto-circuito.

---

2. Arquitetura Interna do AmpOp CMOS de Dois Estágios

Em circuitos integrados VLSI modernos de sinais mistos (mixed-signal), onde amplificadores operacionais acionam cargas predominantemente capacitivas no próprio chip (on-chip, como conversores A/D de capacitores chaveados), dispensa-se o estágio de saída de baixa impedância resistiva, consagrando-se a arquitetura clássica do Amplificador Operacional CMOS de Dois Estágios (Two-Stage CMOS Op-Amp ou OTA compensado).

2.1 Estrutura de Polarização e Estágios em Cascata

O circuito é alimentado por tensões simétricas $+V_{DD}$ e $-V_{SS}$ e estruturado em blocos funcionais transistorizados acoplados diretamente:

flowchart LR
    IREF["Fonte de Referência\nI_REF + Q8 (PMOS)"] --> Q5["Fonte de Cauda Q5 (PMOS)\nPolariza 1º Estágio (I)"]
    IREF --> Q7["Carga Ativa Q7 (PMOS)\nPolariza 2º Estágio (I_D6)"]
    VIN["Entradas v+ e v-\nPar Diferencial PMOS (Q1, Q2)"] --> MIR["Espelho de Corrente NMOS (Q3, Q4)\nConversão Dif. -> Single-Ended"]
    Q5 --> VIN
    MIR --> CS["2º Estágio Fonte Comum\nTransistor NMOS Q6"]
    Q7 --> CS
    CS --> OUT["Saída v_O"]
    CC["Capacitor de Miller C_C + R_z\n(Entre Dreno de Q2/Q4 e v_O)"] -.-> MIR
    CC -.-> OUT

1. Rede de Polarização por Espelhos de Corrente ($Q_8,Q_5,Q_7$): Uma corrente de referência externa $I_{\text{REF}}$ polariza o transistor PMOS conectado como diodo $Q_8$. Os transistores PMOS $Q_5$ e $Q_7$ compartilham a mesma tensão porta-fonte ($V_{SG5}=V_{SG7}=V_{SG8}$), espelhando correntes proporcionais às suas razões de aspecto $(W/L)$:
   • $Q_5$ atua como a fonte de corrente constante de cauda ($I_{D5}=I$) do par diferencial;
   • $Q_7$ atua como a carga ativa de fonte de corrente ($I_{D7}=I_{D6}$) do segundo estágio.
2. Primeiro Estágio (Par Diferencial com Carga Ativa em Espelho de Corrente):
   • Os transistores PMOS casados $Q_1$ e $Q_2$ formam o par diferencial de entrada, dividindo igualmente a corrente de cauda no ponto quiescente ($I_{D1}=I_{D2}=I/2$);
   • Os transistores NMOS casados $Q_3$ e $Q_4$ formam um espelho de corrente ativo que cumpre dupla função: oferecer altíssima resistência incremental de carga e realizar a conversão de sinal diferencial para saída simples (single-ended) no dreno comum de $Q_2$ e $Q_4$.
3. Segundo Estágio (Amplificador Fonte Comum com Carga Ativa):
   • O transistor NMOS $Q_6$ opera na configuração Fonte Comum (CS), recebendo em sua porta o sinal amplificado pelo primeiro estágio e sendo carregado no dreno pela fonte de corrente PMOS $Q_7$.
4. Rede de Compensação em Frequência ($C_C$): Conectada em malha de realimentação entre a saída do primeiro estágio (porta de $Q_6$) e a saída do segundo estágio ($v_O$, dreno de $Q_6$).

2.2 Análise de Pequenos Sinais: Ganhos $A_{v1},A_{v2}$ e Resistência de Saída

Modelando cada estágio como um amplificador de transcondutância ($G_m$) carregado por sua resistência de saída incremental ($R_o$):

A. Primeiro Estágio Diferencial ($Q_1\text{–}{Q}_4$)

Para uma tensão diferencial de entrada $v_{id}=v^{+}-v^{-}$, o transistor $Q_1$ gera uma corrente de dreno incremental $i_{d1}=\frac{1}{2}{g}_{m1}{v}_{id}$, que é espelhada por $Q_3\text{–}{Q}_4$, enquanto $Q_2$ drena $i_{d2}=-\frac{1}{2}{g}_{m2}{v}_{id}$. A corrente de curto-circuito líquida entregue ao nó de saída do 1º estágio é $i_{o1}=g_{m1}{v}_{id}$. Portanto, a transcondutância do primeiro estágio é:

$\boxed{G_{m1}=g_{m1}=g_{m2}=\frac{2I_{D1}}{V_{OV1}}=\frac{I}{V_{OV1}}}$

A resistência incremental de saída do primeiro estágio ($R_{o1}$) é o paralelo das resistências dreno-fonte de $Q_2$ e $Q_4$:

$\boxed{R_{o1}=r_{o2}\parallel r_{o4}={\left(\frac{1}{r_{o2}}+\frac{1}{r_{o4}}\right)}^{-1}=\frac{1}{\frac{I/2}{|V_{A2}|}+\frac{I/2}{V_{A4}}}}$

O ganho de tensão do primeiro estágio ($A_{v1}=-G_{m1}{R}_{o1}$) resulta em:

$\boxed{A_{v1}=-g_{m1}(r_{o2}\parallel r_{o4})=-\frac{2/V_{OV1}}{\frac{1}{|V_{A2}|}+\frac{1}{V_{A4}}}}$

Interpretação Física em Microeletrônica

Observe que a corrente de polarização $I/2$ cancela-se numerador e denominador! O ganho intrínseco de cada estágio CMOS depende exclusivamente das tensões de Early ($V_A=V_A^{\prime }\cdot L$, proporcionais ao comprimento de canal $L$) e do inverso da tensão de sobretensão ($V_{OV}=V_{GS}-V_{th}$).

B. Segundo Estágio em Fonte Comum ($Q_6\text{–}{Q}_7$)

A transcondutância do segundo estágio é a própria transcondutância de $Q_6$:

$\boxed{G_{m2}=g_{m6}=\frac{2I_{D6}}{V_{OV6}}}$

A resistência de saída do segundo estágio (que corresponde à resistência de saída em malha aberta do AmpOp CMOS, $R_{\text{out}}$) é o paralelo entre $r_{o6}$ e $r_{o7}$:

$\boxed{R_{o2}=R_{\text{out}}=r_{o6}\parallel r_{o7}=\frac{1}{\frac{I_{D6}}{V_{A6}}+\frac{I_{D6}}{|V_{A7}|}}}$

O ganho de tensão do segundo estágio ($A_{v2}=-G_{m2}{R}_{o2}$) é:

$\boxed{A_{v2}=-g_{m6}(r_{o6}\parallel r_{o7})=-\frac{2/V_{OV6}}{\frac{1}{V_{A6}}+\frac{1}{|V_{A7}|}}}$

C. Ganho Diferencial Global em Malha Aberta ($A_{v0}$)

Como os dois estágios são inversores e não há carregamento resistivo entre a saída do 1º estágio e a porta isolada de $Q_6$ em corrente contínua, o ganho total em malha aberta é positivo:

$\boxed{A_{v0}=A_{v1}\cdot A_{v2}=g_{m1}(r_{o2}\parallel r_{o4})\cdot g_{m6}(r_{o6}\parallel r_{o7})}$

---

2.3 Compensação por Capacitor de Miller ($C_C$), Pole Splitting e Zero no Semiplano Direito (RHP)

Sem o capacitor de compensação $C_C$, o AmpOp CMOS possui dois polos de alta impedância muito próximos entre si (associados às capacitâncias parasitas $C_1$ na saída do 1º estágio e $C_2\approx C_L$ na saída do 2º estágio), provocando um atraso de fase de $-180^{\circ }$ antes que o ganho de malha caia abaixo de $0\text{ dB}$, o que causaria instabilidade severa sob realimentação negativa.

Ao conectar o Capacitor de Miller $C_C$ entre a entrada e a saída do segundo estágio (ganho inversor $A_{v2}=-g_{m6}{R}_{o2}$), ocorrem três fenômenos dinâmicos cruciais:

1. Multiplicação de Miller e Polo Dominante (${\omega }_{p1}$): Pelo Teorema de Miller, a capacitância equivalente vista na saída do primeiro estágio aumenta para $C_{\text{eq,1}}=C_1+C_C(1+|A_{v2}|)\approx C_C{g}_{m6}{R}_{o2}$. Isso desloca o primeiro polo para uma frequência extremamente baixa (polo dominante): $\boxed{{\omega }_{p1}\approx \frac{1}{R_{o1}{C}_C(1+g_{m6}{R}_{o2})}\approx \frac{1}{g_{m6}{R}_{o1}{R}_{o2}{C}_C}}$ Consequentemente, a Frequência de Ganho Unitário (${\omega }_t=GBW$ em $\text{rad/s}$) torna-se: $\boxed{{\omega }_t=A_{v0}\cdot {\omega }_{p1}=\frac{g_{m1}{R}_{o1}{g}_{m6}{R}_{o2}}{g_{m6}{R}_{o1}{R}_{o2}{C}_C}=\frac{g_{m1}}{C_C}⟺f_t=\frac{g_{m1}}{2\pi C_C}}$

2. Separação de Polos (Pole Splitting) e Polo Não-Dominante (${\omega }_{p2}$): Em altas frequências, o capacitor $C_C$ comporta-se como um curto-circuito incremental entre a porta e o dreno de $Q_6$, fazendo com que $Q_6$ opere como um transistor conectado em diodo com baixa impedância dinâmica $1/g_{m6}$. Assim, o segundo polo não apenas deixa de cair, como é empurrado para uma frequência muito mais elevada: $\boxed{{\omega }_{p2}\approx \frac{g_{m6}}{C_1+C_2+\frac{C_1{C}_2}{C_C}}\approx \frac{g_{m6}}{C_L}}$

3. O Problema do Zero no Semiplano Direito (RHP Zero) e Compensação com $R_z$: O capacitor $C_C$ cria um caminho direto (feedforward) da saída do 1º estágio para a saída final que compete com o caminho amplificado e invertido através da transcondutância $g_{m6}$. A condição de anulação da corrente de saída ($s{C}_C{V}_1-g_{m6}{V}_1=0$) gera um zero no Semiplano Direito (RHP): $\boxed{s_z=+\frac{g_{m6}}{C_C}(\text{RHP Zero})}$ Esse zero positivo é altamente deletério à estabilidade porque eleva o módulo em $+20\text{ dB/deˊc}$ enquanto atrasa a fase em mais $-90^{\circ }$ (como se fosse um polo!), destruindo a Margem de Fase.

   • Solução de Projeto (Resistor de Anulação $R_z$): Insere-se um resistor $R_z$ (implementado por um MOSFET operando na região de triodo) em série com $C_C$. A nova equação do zero torna-se: $\boxed{s_z=\frac{1}{C_C\left(\frac{1}{g_{m6}}-R_z\right)}}$
   • Se escolhermos $\boxed{R_z=\frac{1}{g_{m6}}}$, o zero é enviado para o infinito ($s_z\to \infty$), sendo completamente eliminado;
   • Se escolhermos $\boxed{R_z=\frac{1}{g_{m6}}\left(1+\frac{C_L}{C_C}\right)>\frac{1}{g_{m6}}}$, o zero migra para o Semiplano Esquerdo (LHP) exatamente sobre o segundo polo ($s_z=-{\omega }_{p2}$), cancelando-o e maximizando a Margem de Fase!

---

2.4 Excursão de Modo Comum de Entrada (ICMR), Excursão de Saída e PSRR

Para que o AmpOp CMOS opere linearmente com alto ganho, todos os transistores $Q_1\text{–}{Q}_8$ devem permanecer estritamente na região de saturação:

1. Faixa de Modo Comum de Entrada (ICMR — Input Common-Mode Range):
   • Limite Superior ($V_{IC,\max }$): Limitado pela saída da saturação da fonte de corrente de cauda PMOS $Q_5$ (que requer $V_{SD5}\ge |V_{OV5}|$). Como o potencial da fonte comum de $Q_1\text{–}{Q}_2$ é $V_{S1}=V_{IC}+|V_{GS1}|=V_{IC}+|V_{tp}|+|V_{OV1}|$, temos: $\boxed{V_{IC,\max }=V_{DD}-|V_{OV5}|-|V_{OV1}|-|V_{tp}|}$
   • Limite Inferior ($V_{IC,\min }$): Limitado pela saída da saturação do par diferencial PMOS $Q_1\text{–}{Q}_2$ (que requer $V_{D1}\le V_{IC}+|V_{tp}|$). Como o dreno de $Q_1$ está fixado pela porta do espelho NMOS $Q_3$ em $V_{D1}=-V_{SS}+V_{tn}+V_{OV3}$: $\boxed{V_{IC,\min }=-V_{SS}+V_{OV3}+V_{tn}-|V_{tp}|}$
2. Faixa de Excursão de Tensão de Saída (Output Voltage Swing): Para manter $Q_6$ (NMOS) e $Q_7$ (PMOS) em saturação: $\boxed{-V_{SS}+V_{OV6}\le v_O\le V_{DD}-|V_{OV7}|}$
3. Razão de Rejeição de Fonte de Alimentação (PSRR): Mede a capacidade do amplificador de rejeitar ruídos e ondulações (ripple) presentes nos barramentos $+V_{DD}$ e $-V_{SS}$: $\boxed{PSR{R}^{+}=20{\log }_{10}\left|\frac{A_{vd}}{A_{dd}}\right|,PSR{R}^{-}=20{\log }_{10}\left|\frac{A_{vd}}{A_{ss}}\right|}$ onde $A_{dd}=\partial v_o/\partial v_{dd}$ e $A_{ss}=\partial v_o/\partial v_{ss}$ são os ganhos parasitas das fontes de alimentação para a saída.

---

3. O Modelo do Amplificador Operacional Ideal

Para fins de síntese e análise de sistemas analógicos lineares, postula-se o modelo conceitual do Amp-Op ideal:

Parâmetro de Desempenho	Símbolo	Amp-Op Ideal	$\mu \text{A741}$ Bipolar Típico	OPA2134 (FET) Áudio
Ganho Diferencial Malha Aberta	$A_{vd}$	$\infty$	$2\times 10^5$ ($106\text{ dB}$)	$2\times 10^6$ ($126\text{ dB}$)
Resistência de Entrada Diferencial	$R_{\text{in}}$	$\infty$	$2\text{ M}\Omega$	$10^{13}\Omega$ ($10\text{ T}\Omega$)
Resistência de Saída Incremental	$R_{\text{out}}$	$0$	$75\Omega$	$10\Omega$
Largura de Banda Malha Aberta	$BW$	$\infty$	$10\text{ Hz}$ ($GBW=1\text{ MHz}$)	$8\text{ MHz}$
Rejeição de Modo Comum	$CMRR$	$\infty$	$90\text{ dB}$	$120\text{ dB}$
Tensão de Offset de Entrada	$V_{os}$	$0$	$1\text{ a }5\text{ mV}$	$0,5\text{ mV}$
Corrente de Polarização de Entrada	$I_B$	$0$	$80\text{ nA}$	$5\text{ pA}$
Taxa de Subida de Tensão	$SR$	$\infty$	$0,5\text{ V/}\mu \text{s}$	$20\text{ V/}\mu \text{s}$

3.1 O Curto-Circuito Virtual e a Terra Virtual

A tensão de saída do amplificador operacional em malha aberta é dada pela equação de transferência linear:

$v_o=A_{vd}(v^{+}-v^{-})=A_{vd}{v}_d$

Em qualquer aplicação linear estável, aplica-se uma rede passiva de realimentação negativa ligando a saída à entrada inversora ($v^{-}$). Como a tensão de saída satura fisicamente nos trilhos de alimentação ($|v_o|\le V_{sat}\approx V_{CC}-1,5\text{ V}$), a tensão diferencial de entrada $v_d$ deve satisfazer:

${\lim }_{A_{vd}\to \infty }{v}_d={\lim }_{A_{vd}\to \infty }\frac{v_o}{A_{vd}}=0$

Isso estabelece os dois postulados fundamentais do método da malha fechada:

1. Curto-Circuito Virtual entre as Entradas: $\boxed{v^{+}=v^{-}}$ As duas entradas encontram-se no mesmo potencial elétrico instantâneo sem que haja uma conexão física galvânica entre elas. Se o terminal não-inversor for conectado à referência de terra ($v^{+}=0$), o terminal inversor comporta-se como uma Terra Virtual ($v^{-}=0$).
2. Correntes de Entrada Nulas: $\boxed{I^{+}=I^{-}=0}$ Em decorrência de $R_{\text{in}}\to \infty$, nenhuma corrente flui para o interior dos terminais de entrada do componente.

---

4. Circuitos Básicos Lineares com Realimentação Negativa

4.1 Amplificador Inversor

No nó inversor ($v^{-}=v^{+}=0$): $\frac{v_i-0}{R_1}+\frac{v_o-0}{R_f}=0⟹\boxed{A_v=\frac{v_o}{v_i}=-\frac{R_f}{R_1}}$

• Resistência de Entrada vista pela fonte: $\boxed{R_{\text{in}}=R_1}$ (moderada).

4.2 Amplificador Não-Inversor

No nó inversor com divisor resistivo ($v^{-}=v^{+}=v_i$): $\frac{0-v_i}{R_1}+\frac{v_o-v_i}{R_f}=0⟹\boxed{A_v=\frac{v_o}{v_i}=1+\frac{R_f}{R_1}}$

• Resistência de Entrada vista pela fonte: $\boxed{R_{\text{in}}\to \infty }$ (ideal para fontes de alta impedância).

4.3 Seguidor de Tensão (Buffer)

Fazendo $R_f=0$ e $R_1\to \infty$ na configuração não-inversora: $\boxed{v_o=v_i⟹A_v=+1}$ Proporciona isolamento elétrico absoluto sem carregar a fonte ($R_{\text{in}}\approx \infty$, $R_{\text{out}}\approx 0$).

4.4 Amplificador Somador Inversor

Com $N$ entradas conectadas à terra virtual do terminal inversor: ${\sum }_{k=1}^N\frac{v_k-0}{R_k}+\frac{v_o-0}{R_f}=0⟹\boxed{v_o=-R_f\sum _{k=1}^N\frac{v_k}{R_k}}$

4.5 Amplificador Diferencial Básico

Aplicando superposição com entrada diferencial nos dois terminais: $v^{+}=v_2\left(\frac{R_4}{R_3+R_4}\right),v_o=v^{+}\left(1+\frac{R_2}{R_1}\right)-v_1\left(\frac{R_2}{R_1}\right)$ Impondo a condição de balanceamento de ponte $\frac{R_2}{R_1}=\frac{R_4}{R_3}$: $\boxed{v_o=\frac{R_2}{R_1}(v_2-v_1)}$

---

5. Amplificador de Instrumentação (INA de Três Amp-Ops)

O amplificador diferencial elementar sofre de uma grave deficiência prática: suas resistências de entrada são desbalanceadas e finitas ($R_{\text{in},1}=R_1$, $R_{\text{in},2}=R_3+R_4$), degradando o CMRR perante desbalanceamentos de impedância nos transdutores industriais (como pontes de Wheatstone em células de carga e termorresistências PT-100).

O Amplificador de Instrumentação supera essa limitação desacoplando os sinais através de dois buffers de entrada com ganho diferencial:

5.1 Dedução Rigorosa do Ganho do INA

Os terminais inversores dos Amp-Ops de entrada seguem virtualmente as tensões aplicadas aos terminais não-inversores: $v_a=V_1$ e $v_b=V_2$.

A corrente de sinal que flui através do resistor de ganho $R_G$ é: $i_G=\frac{V_1-V_2}{R_G}$

Como a corrente que entra nos Amp-Ops é nula, essa mesma corrente $i_G$ percorre integralmente os resistores $R_1$: $V_{o1}=V_1+i_G{R}_1=V_1+\frac{V_1-V_2}{R_G}{R}_1$ $V_{o2}=V_2-i_G{R}_1=V_2-\frac{V_1-V_2}{R_G}{R}_1$

A diferença de potencial entregue ao segundo estágio diferencial é: $V_{o1}-V_{o2}=(V_1-V_2)+\frac{2R_1}{R_G}(V_1-V_2)=\left(1+\frac{2R_1}{R_G}\right)(V_1-V_2)$

O segundo estágio diferencial possui ganho unitário ou $R_3/R_2$: $V_{\text{out}}=\frac{R_3}{R_2}(V_{o2}-V_{o1})$

A equação de transferência diferencial global do Amplificador de Instrumentação é:

$\boxed{A_d=\frac{V_{\text{out}}}{V_2-V_1}=\left(1+\frac{2R_1}{R_G}\right)\left(\frac{R_3}{R_2}\right)}$

IMPORTANT

Vantagens Industriais do INA:

1. O ganho é ajustável continuamente por um único resistor externo ($R_G$), sem necessitar de pares casados de resistores;
2. As tensões de modo comum sofrem ganho estritamente unitário no primeiro estágio ($A_{cm,1}=1$), enquanto o sinal diferencial é amplificado por $\left(1+\frac{2R_1}{R_G}\right)$, elevando o CMRR global exponencialmente;
3. Impedância de entrada de modo comum e diferencial estritamente infinita em ambos os canais de sinal.

---

6. Circuitos Integradores e Diferenciadores Analógicos

6.1 Integrador de Miller com Estabilização CC

No integrador puro com capacitor no ramo de realimentação ($Z_f=1/sC$): $v_o(t)=-\frac{1}{R_{1}C}{\int }_0^t{v}_i(\tau )d\tau +v_o(0)$

Em circuitos reais, qualquer tensão residual de offset $V_{os}$ ou corrente contínua de polarização $I_B$ carrega continuamente o capacitor, levando o Amp-Op à saturação contra as fontes de alimentação. Para contornar essa instabilidade, conecta-se um resistor de alto valor $R_f$ em paralelo com $C$.

A função de transferência no domínio de Laplace com compensação é:

$\boxed{H(s)=\frac{V_o(s)}{V_i(s)}=-\frac{R_f/R_1}{1+s{R}_{f}C}}$

• Em frequências abaixo de ${\omega }_c=\frac{1}{R_{f}C}$, o circuito atua como um amplificador inversor com ganho estável e finito de corrente contínua $A_{v0}=-R_f/R_1$;
• Em frequências bem acima de ${\omega }_c$ ($\omega \gg 10{\omega }_c$), o circuito opera como integrador matemático perfeito.

6.2 Diferenciador Analógico Prático

No diferenciador puro ($Z_1=1/sC$ e $Z_f=R_f$), o ganho eleva-se linearmente com a frequência ($|H(j\omega )|=\omega R_{f}C$), amplificando o ruído térmico de alta frequência e gerando instabilidade de malha fechada decorrente do atraso de fase de $90^{\circ }$.

O diferenciador prático insere um pequeno resistor limitador em série com a entrada ($R_s$) e um pequeno capacitor em paralelo com $R_f$ ($C_f$):

$\boxed{H(s)=-\frac{s{R}_{f}C}{(1+s{R}_{s}C)(1+s{R}_f{C}_f)}}$

O circuito diferencia sinais até a frequência de corte e passa a atuar como integrador ou atenuador em frequências superiores, garantindo estabilidade absoluta.

---

7. Não-Idealidades Reais de Amplificadores Operacionais

7.1 Tensões de Offset, Correntes de Polarização e CMRR Finito

1. Tensão de Offset de Entrada ($V_{os}$): Desbalanceamento térmico e geométrico inerente aos transistores do par diferencial de entrada. Manifesta-se como uma fonte de tensão em série com a entrada que produz saída não-nula mesmo com as entradas aterradas: $\boxed{V_{o,\text{offset}}=\left(1+\frac{R_f}{R_1}\right)V_{os}}$
2. Correntes de Polarização ($I_B^{+},I_B^{-}$): Correntes de base (em TBJs) ou de fuga de porta (em FETs) necessárias para polarizar os transistores de entrada: $I_B=\frac{I_B^{+}+I_B^{-}}{2},I_{os}=|I_B^{+}-I_B^{-}|$ Para anular o efeito da corrente de polarização média sobre a tensão de saída, insere-se um resistor de compensação $R_c$ entre o terminal não-inversor e o terra com valor correspondente ao paralelo das resistências vistas pelo terminal inversor: $\boxed{R_c=R_1\parallel R_f}$
3. Razão de Rejeição de Modo Comum ($CMRR$) Finita: Em um Amp-Op real submetido às entradas $v^{+}$ e $v^{-}$, definem-se a tensão diferencial $v_{id}=v^{+}-v^{-}$ e a tensão de modo comum $v_{icm}=\frac{v^{+}+v^{-}}{2}$. A saída real obedece a: $\boxed{v_o=A_d{v}_{id}+A_{cm}{v}_{icm}=A_d\left(v_{id}+\frac{v_{icm}}{CMRR}\right)}$ onde $\boxed{CMRR=\left|\frac{A_d}{A_{cm}}\right|⟺CMR{R}_{\text{dB}}=20{\log }_{10}\left|\frac{A_d}{A_{cm}}\right|}$.

7.2 Resposta em Frequência e Produto Ganho-Banda ($GBW$)

Devido ao capacitor de compensação interno de polo dominante, o ganho em malha aberta do Amp-Op decresce a partir de uma frequência de corte extremamente baixa ($f_b\approx 10\text{ Hz}$ no $\mu \text{A741}$):

$A_{vd}(f)=\frac{A_{vd0}}{1+j\frac{f}{f_b}}$

Para frequências $f\gg f_b$, o produto entre o ganho em malha aberta e a frequência permanece rigorosamente constante, definindo a Frequência de Ganho Unitário ($f_t$ ou $GBW$):

$\boxed{GBW=A_{vd0}\cdot f_b=f_t}$

Quando configurado com ganho em malha fechada $A_{v0}=1+\frac{R_f}{R_1}$, a largura de banda efetiva do amplificador em malha fechada ($f_c$) é governada pela relação:

$\boxed{f_c=\frac{f_t}{A_{v0}}=\frac{GBW}{1+\frac{R_f}{R_1}}}$

7.3 Taxa de Subida de Tensão (Slew Rate - $SR$)

O Slew Rate define a velocidade máxima com que a saída do Amp-Op pode variar no tempo, ditada pela corrente máxima disponível da fonte de cauda ($I_{\text{cauda}}$) para carregar o capacitor interno de compensação Miller ($C_c$):

$\boxed{SR={\frac{d{v}_o(t)}{dt}|}_{\max }=\frac{I_{\text{cauda}}}{C_c}}$

Para um sinal senoidal de saída de grande amplitude $v_o(t)=V_{\text{pk}}\sin (2\pi ft)$: $\frac{d{v}_o(t)}{dt}=2\pi f{V}_{\text{pk}}\cos (2\pi ft)⟹{\frac{d{v}_o}{dt}|}_{\max }=2\pi f{V}_{\text{pk}}$

A Frequência Máxima de Potência Plena (Full-Power Bandwidth, $f_{\max }$) sem distorção por slew rate é:

$\boxed{f_{\max }=\frac{SR}{2\pi V_{\text{pk}}}}$

---

8. Diagrama Arquitetural Consolidado

O diagrama técnico vetorial a seguir ilustra o modelo ideal e os estágios internos do par diferencial com espelho de corrente, a estrutura do amplificador de instrumentação com resistores balanceados e os circuitos integrador e diferenciador práticos com filtros de compensação:

---

9. 📝 Exercícios Resolvidos de Engenharia

Exercício Resolvido 1 — Projeto de Amplificador de Instrumentação (Petrobras / CESGRANRIO)

Enunciado: Deseja-se projetar um amplificador de instrumentação utilizando a topologia de três Amp-Ops para amplificar o sinal diferencial de uma ponte piezorresistiva de extensometria (strain gauge). O sinal diferencial de pico entregue pela ponte é $v_d=10\text{ mV}$ e está sujeito a uma tensão de modo comum de ruído de $60\text{ Hz}$ de $v_{cm}=2\text{ V}$. Os resistores fixos do primeiro estágio são $R_1=25\text{ k}\Omega$ e o estágio de saída diferencial utiliza resistores rigorosamente casados $R_2=R_3=10\text{ k}\Omega$.

Determine:

1. O resistor $R_G$ para que a tensão de pico na saída atinja $V_{\text{out,pk}}=5\text{ V}$.
2. Se os amplificadores operacionais empregados possuem produto ganho-banda $GBW=4\text{ MHz}$ e slew rate $SR=10\text{ V/}\mu \text{s}$, calcule a largura de banda de pequenos sinais do sistema e a máxima frequência admissível para operar na amplitude total de pico de $5\text{ V}$ sem distorção por slew rate.

Solução Passo a Passo:

1. Cálculo do Resistor de Ganho $R_G$: Ganho de tensão diferencial global estipulado: $A_d=\frac{V_{\text{out,pk}}}{v_d}=\frac{5\text{ V}}{10\text{ mV}}=\frac{5}{0,010}=500$ Equação de ganho do INA com $R_3/R_2=10\text{ k}\Omega /10\text{ k}\Omega =1$: $A_d=\left(1+\frac{2R_1}{R_G}\right)\times 1=1+\frac{2\times 25.000}{R_G}=500$ $\frac{50.000}{R_G}=499⟹R_G=\frac{50.000}{499}\approx 100,2\Omega$ Adota-se um resistor de precisão de película metálica de $100\Omega$ ($1\%$).

2. Largura de Banda e Frequência Máxima de Potência Plena: O ganho do primeiro estágio é $A_{d,1}=500$. A frequência de corte de malha fechada de pequenos sinais do primeiro estágio é: $f_c=\frac{GBW}{A_{d,1}}=\frac{4\times 10^6\text{ Hz}}{500}=8.000\text{ Hz}=8\text{ kHz}$ Para avaliar a limitação por slew rate com amplitude de saída $V_{\text{pk}}=5\text{ V}$: $f_{\max }=\frac{SR}{2\pi V_{\text{pk}}}=\frac{10\times 10^6\text{ V/s}}{2\times \pi \times 5\text{ V}}=\frac{10^7}{10\pi }=\frac{10^6}{\pi }\approx 318,3\text{ kHz}$ Conclusão Técnica: A largura de banda máxima do sistema é limitada em $8\text{ kHz}$ pelo produto ganho-banda ($GBW$) do primeiro estágio, estando muito abaixo do teto de distorção por slew rate ($318\text{ kHz}$). Logo, para toda a faixa passante até $8\text{ kHz}$, a resposta senoidal de $5\text{ V}$ opera livre de ceifamento dinâmico.

$\boxed{R_G\approx 100,2\Omega ,f_c=8\text{ kHz},f_{\max }=318,3\text{ kHz}}$

---

Exercício Resolvido 2 — Compensação de Offset e Correntes de Polarização (Marinha do Brasil)

Enunciado: Um amplificador inversor com Amp-Op é projetado com $R_1=1\text{ k}\Omega$ e $R_f=100\text{ k}\Omega$. O circuito integrado possui tensão de offset de entrada típica $V_{os}=2\text{ mV}$ e correntes de polarização de entrada $I_B^{+}=120\text{ nA}$ e $I_B^{-}=100\text{ nA}$.

Determine:

1. A tensão contínua parasita de saída ($V_{o,\text{error}}$) considerando a entrada aterrada e ausência de resistor de compensação no terminal não-inversor.
2. O resistor de compensação $R_c$ a ser inserido entre o terminal não-inversor e o terra e a nova tensão residual de erro.

Solução Passo a Passo:

1. Sem Resistor de Compensação ($R_c=0$, terminal $+$ aterrado diretamente): A tensão contínua parasita no nó de saída devido a $V_{os}$ e à corrente de polarização $I_B^{-}$ que drena através de $R_f$ é dada por superposição: $V_{o,\text{error}}=\pm \left(1+\frac{R_f}{R_1}\right)V_{os}+I_B^{-}{R}_f$ $1+\frac{R_f}{R_1}=1+\frac{100.000}{1.000}=101$ Contribuição de $V_{os}$: $V_o(V_{os})=101\times (\pm 2\text{ mV})=\pm 202\text{ mV}$ Contribuição da corrente $I_B^{-}$: $V_o(I_B^{-})=100\times 10^{-9}\text{ A}\times 100\times 10^3\Omega =+10\text{ mV}$ No pior caso aditivo: $V_{o,\text{error}}=202\text{ mV}+10\text{ mV}=212\text{ mV}$

2. Com Resistor de Compensação ($R_c$): Dimensionamento para igualar a impedância equivalente CC vista pelas duas entradas: $R_c=R_1\parallel R_f=\frac{1.000\times 100.000}{101.000}\approx 990,1\Omega \approx 1\text{ k}\Omega$ Com $R_c$ instalado, a corrente $I_B^{+}$ desenvolve em $v^{+}$ uma queda que compensa a queda desenvolvida por $I_B^{-}$ em $v^{-}$. O erro de saída provocado pelas correntes passa a depender exclusivamente da corrente de offset $I_{os}$: $I_{os}=|I_B^{+}-I_B^{-}|=|120\text{ nA}-100\text{ nA}|=20\text{ nA}$ O novo erro de saída devido às correntes decresce para: $V_o(I_{os})=I_{os}{R}_f=20\times 10^{-9}\text{ A}\times 100\times 10^3\Omega =2\text{ mV}$ O erro total no pior caso é reduzido de $212\text{ mV}$ para: $V_{o,\text{error,comp}}=202\text{ mV}+2\text{ mV}=204\text{ mV}$

$\boxed{R_c=990\Omega ,V_o(\text{sem }{R}_c)=212\text{ mV},V_o(\text{com }{R}_c)=204\text{ mV}}$

---

Exercício Resolvido 3 — Projeto e Análise de AmpOp CMOS de Dois Estágios (UFPR — TE329)

Enunciado: Um amplificador operacional CMOS de dois estágios ($Q_1\text{–}{Q}_8$) foi fabricado em um processo tecnológico CMOS para o qual a tensão de Early por unidade de comprimento vale $|V_{An}^{\prime }|=|V_{Ap}^{\prime }|=20\text{ V/}\mu \text{m}$. Todos os dispositivos possuem comprimento de canal idêntico $L=1\mu \text{m}$, e o circuito é projetado para operar com tensões de sobretensão (overdrive) $|V_{OV1}|=0,2\text{ V}$ no par diferencial de entrada ($Q_1,Q_2$) e $V_{OV6}=0,5\text{ V}$ no transistor de fonte comum do segundo estágio ($Q_6$). A corrente de polarização da fonte de cauda é $I=0,2\text{ mA}$, o segundo estágio é polarizado com $I_{D6}=0,5\text{ mA}$ e o capacitor de compensação de Miller vale $C_C=5\text{ pF}$.

Determine: (a) O ganho de tensão do primeiro estágio ($A_{v1}$), o ganho do segundo estágio ($A_{v2}$) e o ganho diferencial total em malha aberta ($A_v$); (b) A resistência incremental de saída do segundo estágio ($R_{\text{out}}$); (c) A frequência de ganho unitário ($f_t$), a taxa máxima de variação de saída (Slew Rate, $SR$) e o valor do resistor de compensação $R_z$ necessário para eliminar o zero do semiplano direito (enviando-o para o infinito).

Solução Passo a Passo:

1. Cálculo da Tensão de Early e Ganhos dos Estágios ($A_{v1},A_{v2},A_v$): Para $L=1\mu \text{m}$, todos os transistores apresentam magnitude de tensão de Early: $|V_{An}|=|V_{Ap}|=20\text{ V/}\mu \text{m}\times 1\mu \text{m}=20\text{ V}$ O ganho de tensão do primeiro estágio ($Q_1\text{–}{Q}_4$) com $|V_{OV1}|=0,2\text{ V}$ é: $A_{v1}=-\frac{2/|V_{OV1}|}{\frac{1}{|V_{A2}|}+\frac{1}{V_{A4}}}=-\frac{2/0,2}{\frac{1}{20}+\frac{1}{20}}=-\frac{10}{0,10}=-100\text{ V/V}$ O ganho de tensão do segundo estágio ($Q_6\text{–}{Q}_7$) com $V_{OV6}=0,5\text{ V}$ é: $A_{v2}=-\frac{2/V_{OV6}}{\frac{1}{V_{A6}}+\frac{1}{|V_{A7}|}}=-\frac{2/0,5}{\frac{1}{20}+\frac{1}{20}}=-\frac{4}{0,10}=-40\text{ V/V}$ O ganho total em malha aberta do AmpOp CMOS é: $\boxed{A_v=A_{v1}\cdot A_{v2}=(-100)\times (-40)=+4.000\text{ V/V}\approx 72,04\text{ dB}}$

2. Cálculo da Resistência de Saída ($R_{\text{out}}$): No segundo estágio, $I_{D6}=I_{D7}=0,5\text{ mA}$ e $V_{A6}=|V_{A7}|=20\text{ V}$: $r_{o6}=r_{o7}=\frac{V_A}{I_{D6}}=\frac{20\text{ V}}{0,5\times 10^{-3}\text{ A}}=40\text{ k}\Omega$ $\boxed{R_{\text{out}}=r_{o6}\parallel r_{o7}=\frac{40\text{ k}\Omega \times 40\text{ k}\Omega }{40\text{ k}\Omega +40\text{ k}\Omega }=20\text{ k}\Omega }$

3. Cálculo de $f_t$, Slew Rate e Resistor de Anulação do Zero ($R_z$): Transcondutância do primeiro estágio ($I=0,2\text{ mA}$): $g_{m1}=\frac{I}{|V_{OV1}|}=\frac{0,2\text{ mA}}{0,2\text{ V}}=1,0\text{ mA/V}$ Frequência de ganho unitário com $C_C=5\text{ pF}$: $f_t=\frac{g_{m1}}{2\pi C_C}=\frac{1,0\times 10^{-3}}{2\pi \times 5\times 10^{-12}}\approx 31,83\text{ MHz}$ Taxa de subida (Slew Rate) limitada pela corrente de cauda $I=0,2\text{ mA}$: $SR=\frac{I}{C_C}=\frac{0,2\times 10^{-3}\text{ A}}{5\times 10^{-12}\text{ F}}=40\times 10^6\text{ V/s}=40\text{ V/}\mu \text{s}$ Transcondutância do segundo estágio ($Q_6$): $g_{m6}=\frac{2I_{D6}}{V_{OV6}}=\frac{2\times 0,5\text{ mA}}{0,5\text{ V}}=2,0\text{ mA/V}$ Para enviar o zero do semiplano direito para o infinito ($s_z\to \infty$): $\boxed{R_z=\frac{1}{g_{m6}}=\frac{1}{2,0\text{ mS}}=500\Omega ,f_t=31,83\text{ MHz},SR=40\text{ V/}\mu \text{s}}$

---

10. 🎓 Verificando o Aprendizado (Questões Comentadas)

Bloco 1: Não-Idealidades, CMRR e Slew Rate (Listas TE329 / Concursos)

Questão 1 — Determinação Experimental de Ganho Diferencial e CMRR (Lista 1 TE329 - Questão 6c)

Enunciado: Em um ensaio de bancada de um amplificador diferencial integrado cujas entradas são $V_x$ (inversora) e $V_y$ (não-inversora), aplicam-se os sinais compostos $V_y(t)=2+0,05\sin (\omega t)\text{ V}$ e $V_x(t)=2-0,05\sin (\omega t)\text{ V}$. Nessas condições, mede-se na saída o sinal $V_{\text{out}}(t)=0,01+10\sin (\omega t)\text{ V}$.

Considerando a definição rigorosa de ganho diferencial ($A_d$), ganho de modo comum ($A_{cm}$) e Razão de Rejeição de Modo Comum ($CMRR$), assinale a alternativa que apresenta os valores exatos de $A_d$ e $CMRR$:

A) $A_d=200\text{ V/V}$ e $CMRR=2.000$ ($66\text{ dB}$).
B) $A_d=100\text{ V/V}$ e $CMRR=20.000$ ($86\text{ dB}$). (Correta)
C) $A_d=100\text{ V/V}$ e $CMRR=1.000$ ($60\text{ dB}$).
D) $A_d=200\text{ V/V}$ e $CMRR=40.000$ ($92\text{ dB}$).
E) $A_d=50\text{ V/V}$ e $CMRR=10.000$ ($80\text{ dB}$).

Justificativa Técnica Oficial:

Alternativa B está correta. Decompondo os sinais aplicados nas componentes diferencial ($v_{id}$) e de modo comum ($v_{icm}$): $v_{id}(t)=V_y(t)-V_x(t)=[2+0,05\sin (\omega t)]-[2-0,05\sin (\omega t)]=0,10\sin (\omega t)\text{ V}$ $v_{icm}(t)=\frac{V_y(t)+V_x(t)}{2}=\frac{4}{2}=2,0\text{ V (CC)}$ Comparando com a saída medida $V_{\text{out}}(t)=A_d{v}_{id}(t)+A_{cm}{v}_{icm}=10\sin (\omega t)+0,01$:

• Ganho diferencial: $A_d=\frac{10\text{ V}}{0,10\text{ V}}=100\text{ V/V}$;
• Ganho de modo comum: $A_{cm}=\frac{0,01\text{ V}}{2,0\text{ V}}=0,005\text{ V/V}=5\times 10^{-3}\text{ V/V}$;
• Razão de Rejeição de Modo Comum: $CMRR=\left|\frac{A_d}{A_{cm}}\right|=\frac{100}{0,005}=20.000⟹CMR{R}_{\text{dB}}=20{\log }_{10}(20.000)\approx 86,02\text{ dB}$

---

Bloco 2: Arquitetura e Compensação do AmpOp CMOS de Dois Estágios

Questão 2 — Compensação de Miller e Zero no Semiplano Direito em AmpOps CMOS (ENADE / Pós-Graduação Microeletrônica)

Enunciado: Acerca da arquitetura do Amplificador Operacional CMOS de dois estágios compensado por capacitor de Miller ($C_C$), analise as afirmativas técnicas a seguir:

I. O primeiro estágio converte o sinal diferencial de entrada em uma saída single-ended por meio de uma carga ativa em espelho de corrente, apresentando ganho de tensão $A_{v1}=-g_{m1}(r_{o2}\parallel r_{o4})$.
II. A inserção do capacitor de Miller $C_C$ entre a entrada e a saída do segundo estágio provoca o fenômeno de pole splitting (separação de polos), reduzindo a frequência do polo dominante ${\omega }_{p1}$ e elevando simultaneamente a frequência do polo de saída ${\omega }_{p2}\approx g_{m6}/C_L$.
III. O caminho direto (feedforward) através de $C_C$ introduz um zero no semiplano direito em $s_z=+g_{m6}/C_C$ que melhora a margem de fase do amplificador em $45^{\circ }$, tornando desnecessário o uso de resistores de compensação em série.

Assinale a alternativa correta:
A) Somente a afirmativa I está correta.
B) As afirmativas I e II estão corretas. (Correta)
C) As afirmativas II e III estão corretas.
D) Somente a afirmativa III está correta.
E) Todas as afirmativas estão corretas.

Justificativa Técnica Oficial:

Alternativa B está correta.

• I é verdadeira: O espelho de corrente ativo ($Q_3,Q_4$) dobra a corrente de sinal disponível na saída do 1º estágio ($G_{m1}=g_{m1}$) e estabelece resistência incremental de saída $r_{o2}\parallel r_{o4}$.
• II é verdadeira: O efeito Miller multiplica a capacitância efetiva na saída do 1º estágio por $(1+g_{m6}{R}_{o2})$, criando o polo dominante ${\omega }_{p1}$, enquanto em alta frequência $C_C$ realimenta a porta ao dreno de $Q_6$, baixando a impedância de saída para $\approx 1/g_{m6}$ e deslocando ${\omega }_{p2}$ para $\approx g_{m6}/C_L$.
• III é falsa: Um zero localizado no semiplano direito (RHP) ($s_z=+g_{m6}/C_C>0$) introduz atraso de fase de $-90^{\circ }$ (idêntico à fase de um polo no semiplano esquerdo) somado a uma elevação de módulo de $+20\text{ dB/deˊc}$, o que degrada severamente a Margem de Fase. Por isso utiliza-se um resistor de compensação $R_z\ge 1/g_{m6}$ em série com $C_C$ para anular o zero ou movê-lo para o semiplano esquerdo.