📘 Módulo de Potência Inteligente (IPM) e Inversor Trifásico

Navegação do Atlas

⬅️ Voltar: MOSFET SiC | 📘 Hub Principal | ➡️ Voltar ao Menu da Área 3

---

1. Identificação Normativa e Símbolos

Parâmetro Normativo	Módulo Mini-DIP / SPM27 (FSBB20CH60C)	Módulo Industrial de Grande Porte (Mitsubishi Large DIPIPM)
Norma Internacional de Ensaio	IEC 60747-15 (Módulos de Potência Integrados) / UL 1557	IEC 60747-15 / EN 61800-5-1
Topologia Interna	Ponte Inversora Trifásica Completa (6x IGBTs + 6x Diodos FWD)	Ponte Inversora Trifásica + Chopper de Frenagem
Tensão Coletor-Emissor ($V_{\text{CES}}$)	$600\text{V}$ (projetado para barramento retificado de $220\text{V}\text{ / }380\text{V}$)	$1200\text{V}$ (barramento industrial de $540\text{V}\text{ a }800\text{V}$)
Corrente Nominal de Saída ($I_C$)	$20.0\text{A}$ @ $T_C=25{}^{\circ }\text{C}$ ($10.0\text{A}$ @ $T_C=100{}^{\circ }\text{C}$)	$50.0\text{A}\text{ a }150.0\text{A}$ contínuos sob ventilação
Rigidez Dielétrica de Isolação ($V_{\text{iso}}$)	$2500{\text{V}}_{\text{RMS}}/1.0\text{min}$ (entre pinos e base metálica)	$2500{\text{V}}_{\text{RMS}}/1.0\text{min}$
Drivers de Gate Integrados	HVIC (3x canais High-Side flutuantes) + LVIC (3x Low-Side)	Drivers HVIC ópticos ou por transformador de pulso
Proteções Integradas por Hardware	Subtensão (UVLO), Sobrecorrente (OCP / Desat), Intertravamento	UVLO, Curto-circuito, Sobretemperatura térmica
Sensor de Temperatura Integrado	Termistor NTC interno montado diretamente no substrato	Saída analógica de tensão proporcional à temperatura

graph TD
    subgraph "Arquitetura em Bloco do Módulo IPM (600V / 20A)"
        direction TB
        subgraph "Entrada Lógica (Microcontrolador 3.3V / 5V)"
            PWM_IN["6x Entradas PWM (UH, VH, WH, UL, VL, WL)"]
            FAULT_OUT["Saída de Falha Open-Drain (/FAULT)"]
            NTC_OUT["Sensor Térmico NTC"]
        end
        subgraph "Cérebro Inteligente Interno (HVIC / LVIC)"
            HVIC["3x Canais High-Side com Level Shifter Flutuante 600V"]
            LVIC["Driver Low-Side + Lógica de Dead-Time e UVLO"]
            CompOCP["Comparador de Curto-Circuito (V_trip = 0.5V)"]
        end
        subgraph "Estágio de Potência (Substrato Cerâmico Isolado)"
            IGBT_Bridge["6x IGBTs Trench-FS + 6x Diodos FWD"]
            P_DC["Entrada Barramento DC+ (P)"]
            N_DC["Entrada Barramento DC- (N)"]
            Motor_UVW["3x Saídas de Força (U, V, W)"]
        end
        PWM_IN --> HVIC
        PWM_IN --> LVIC
        CompOCP --> FAULT_OUT
        HVIC --> IGBT_Bridge
        LVIC --> IGBT_Bridge
        P_DC --- IGBT_Bridge --- N_DC
        IGBT_Bridge --> Motor_UVW
    end

---

2. Prancha Visual de Engenharia: Aspecto e Anatomia em Corte

Tabela de Chamada Anatômica do Corte

N°	Elemento Construtivo	Material de Engenharia	Função Física e Justificativa de Projeto
①	Baseplate Térmica de Cobre Maciço	Placa de Cobre OFHC (Oxygen-Free High Conductivity) de $2.0\text{mm}$	Suporte mecânico plano que assenta diretamente sobre a pasta térmica e o dissipador aletado, conduzindo o calor de todos os 12 semicondutores simultaneamente.
②	Substrato Cerâmico DBC / IMS	Placa Cerâmica de Alumina (${\text{Al}}_2{\text{O}}_3$) com camadas de cobre fundidas (Direct Bonded Copper)	Elemento de Segurança Crítico: isola galvanicamente o circuito elétrico de alta tensão ($600\text{V}$) da carcaça metálica aterrada em até $2500{\text{V}}_{\text{RMS}}$, apresentando excelente condutividade térmica para escoar calor sem a necessidade de micas isolantes externas.
③	Dies de IGBT e Diodos FWD	Pastilhas desencapsuladas de silício soldadas diretamente no cobre	Pastilhas sem plástico (bare dies) com espessura submilimétrica. O contato íntimo da solda eutética reduz a resistência térmica junção-carcaça para $R_{\theta JC}<1.5{}^{\circ }\text{C/W}$.
④	CI Driver Monolítico de Alta Tensão (HVIC)	Circuito integrado CMOS/DMOS de $600\text{V}$ com poços flutuantes (dielectric isolation)	Recebe sinais PWM de $3.3\text{V}$ do MCU e gera os pulsos de gate de $15\text{V}$ para os IGBTs superiores através de circuitos de deslocamento de nível (level shifters), operando com dreno flutuante que sobe e desce de $0\text{V}$ a $600\text{V}$ em nanossegundos.
⑤	Fios de Conexão Ultrassônica (Bonding Wires)	Fios de Alumínio de alta pureza ($\text{Al}$) com $300\text{ a }500\mu \text{m}$ de diâmetro	Conduzem a corrente de força entre as pastilhas e as trilhas do substrato. Múltiplos fios em paralelo reduzem a indutância parasita ($<5\text{nH}$).
⑥	Gel de Silicone Dielétrico e Carcaça Epóxi	Gel de silicone de baixa retração sob resina epóxi termofixa	O gel macio absorve a dilatação térmica diferencial durante ciclos térmicos sem cisalhar os fios de bonding, protegendo os dies contra umidade, arcos por ionização do ar e corrosão.

---

3. Física e Princípios de Funcionamento

3.1 O Circuito de Bootstrap para os Drivers Flutuantes High-Side

Em uma ponte inversora trifásica, os emissores dos três IGBTs superiores conectam-se às fases do motor ($U,V,W$). O potencial desses nós oscila violentamente entre o terra ($0\text{V}$) e a tensão plena do barramento ($V_{\text{DC}}=310\text{ a }600\text{V}$). Para ligar um IGBT superior:

• A tensão de gate deve estar $15.0\text{V}$ ACIMA da tensão de seu próprio emissor ($V_{\text{GE}}=15\text{V}$).
• Isso exigiria três fontes de alimentação isoladas e independentes (transformadores caros e volumosos).

O IPM elimina a necessidade de fontes isoladas utilizando a Técnica de Bootstrap:

flowchart TD
    subgraph "Ciclo do Circuito de Bootstrap High-Side"
        Fase1["1. IGBT Low-Side LIGA"] --> FaseU_GND["O nó de saída U colapsa para o Terra (0V)"]
        FaseU_GND --> CargaCap["Diodo D_boot conduz: Capacitor C_boot carrega até V_CC (15V)"]
        CargaCap --> DesligaLow["2. IGBT Low-Side DESLIGA"]
        DesligaLow --> LigaHigh["3. IGBT High-Side LIGA"]
        LigaHigh --> FaseU_Sobe["O nó U sobe para 600V!"]
        FaseU_Sobe --> DiodoBloqueia["Diodo D_boot bloqueia reversamente 600V"]
        DiodoBloqueia --> C_bootAlimenta["C_boot 'flutua' e alimenta o gate superior em 615V!"]
    end

Regra Mandatória de Software:

Como a energia do capacitor $C_{\text{boot}}$ esgota-se pelas correntes de gate e de repouso do HVIC, o IGBT superior não pode permanecer ligado indefinidamente a $100\%$ do tempo (DC)! O inversor deve periodicamente ligar o IGBT inferior para recarregar o capacitor $C_{\text{boot}}$. O ciclo de trabalho máximo de modulação PWM fica normalmente limitado a $D_{\text{maˊx}}\approx 95\%\text{ a }98\%$.

---

3.2 Proteções por Hardware Integradas no IPM

graph TD
    Protecoes["Tríade de Proteção de Hardware do IPM"]
    UVLO["1. Subtensão UVLO (Under-Voltage Lockout)<br>Se a tensão do gate cair abaixo de 11.5V, os IGBTs são<br>forçados ao corte. Impede que o IGBT opere na região linear<br>onde queimaria por sobreaquecimento em microssegundos!"]
    Interlock["2. Intertravamento Cross-Conduction (Dead-Time)<br>Lógica interna bloqueia o ligamento simultâneo do par<br>High-Side e Low-Side mesmo se o microcontrolador travar<br>e enviar comandos de condução para ambos ao mesmo tempo!"]
    OCP["3. Proteção contra Curto-Circuito (OCP/CSC)<br>Um comparador analógico ultra-rápido monitora a tensão no<br>resistor shunt de perna. Se ultrapassar 0.5V por mais de 1.5µs,<br>desativa os gates suavemente e gera sinal de /FAULT para o MCU."]
    Protecoes --> UVLO
    Protecoes --> Interlock
    Protecoes --> OCP

---

4. Esquema Prático de Aplicação: Inversor Trifásico 220V para Motor de 3.0 HP (2.2 kW)

Circuito completo de interface de um módulo IPM onsemi FSBB20CH60C com microcontrolador digital de controle vetorial (FOC / SVM), alimentado por rede monofásica/trifásica $220{\text{V}}_{\text{RMS}}$ retificada ($310\text{V DC}$).

graph LR
    subgraph "Controle Digital (MCU / DSP 3.3V)"
        PWM_MCU["Sinais PWM Complementares com Dead-Time"]
        Fault_MCU["Interrupção Externa de Falha (/FAULT)"]
        ADC_Temp["Entrada Analógica (Sensor NTC)"]
    end
    
    subgraph "Condicionamento e Interface IPM"
        R_PullUp["Resistores de Pull-Up (4.7kΩ)"]
        C_FiltroPWM["Filtros RC Anti-Ruído (100Ω + 1nF)"]
        D_Boot["3x Diodos Bootstrap Ultrarrápidos (1N4937 / UF4007)"]
        C_Boot["3x Capacitores Bootstrap (10µF Tântalo + 100nF Cerâmico)"]
    end
    
    subgraph "Módulo IPM FSBB20CH60C (27 Pinos)"
        IPM["Módulo SPM27 Integrado"]
        R_Shunt["Resistor Shunt Triplo de Corrente (25mΩ / 2W)"]
    end
    
    subgraph "Motor Trifásico"
        Motor["Motor de Indução / PMSM 2.2kW (Fases U, V, W)"]
    end
    
    PWM_MCU --> C_FiltroPWM --> IPM
    R_PullUp --- C_FiltroPWM
    IPM --> Fault_MCU
    IPM --> ADC_Temp
    D_Boot --- C_Boot --> IPM
    IPM --> Motor
    IPM --> R_Shunt

---

5. Dimensionamento Passo a Passo e Projeto Numérico Resolvido

5.1 Especificações do Projeto

• Aplicação: Inversor de Frequência Compacto para Bomba / Compressor de $P=3.0\text{HP}\approx 2200\text{W}$ ($2.2\text{kW}$).
• Tensão de Alimentação: Rede $220{\text{V}}_{\text{RMS}}\pm 10\%$ retificada ($V_{\text{DC}}=311\text{V DC}$, pico transitório $400\text{V DC}$).
• Corrente Nominal do Motor: $I_{\text{RMS}}=8.5\text{A}$ ($I_{\text{pico}}=\sqrt{2}\times 8.5=12.02\text{A}$).
• Frequência de Chaveamento PWM: $f_{\text{sw}}=15.0\text{kHz}$ (silenciosa para ambientes residenciais/comerciais).
• Frequência Mínima do Motor: $f_{\text{out\_mıˊn}}=5.0\text{Hz}$ (pior caso de recarga do capacitor de bootstrap).
• Tensão de Alimentação dos Drivers: $V_{\text{CC}}=15.0\text{V DC}\pm 5\%$.
• Temperatura Ambiente Máxima: $T_A=45{}^{\circ }\text{C}$.

---

5.2 Passo 1: Dimensionamento dos Capacitores de Bootstrap ($C_{\text{boot}}$)

O capacitor $C_{\text{boot}}$ deve fornecer a carga de gate de ligamento ($Q_g$), compensar a corrente de fuga do HVIC ($I_{\text{QBS}}$) e suportar o tempo máximo em que o IGBT superior permanece conduzindo sem recarga ($t_{\text{charge\_max}}$).

No pior caso em frequência fundamental baixa ($f_{\text{out}}=5\text{Hz}$), o período de um semiciclo é: $t_{\text{semiciclo}}=\frac{1}{2\times 5\text{Hz}}=0.10\text{s}=100\text{ms}$

A carga total drenada do capacitor durante esse intervalo é: $Q_{\text{total}}=Q_g+(I_{\text{QBS}}+I_{\text{leak\_cap}}+I_{\text{leak\_diode}})\cdot t_{\text{max}}+\frac{Q_{\text{rr\_diode}}}{2}$

Para o FSBB20CH60C:

• Carga de gate: $Q_g=65\text{nC}$.
• Corrente de repouso máxima do HVIC em $15\text{V}$: $I_{\text{QBS}}\approx 250\mu \text{A}$.
• Corrente de fuga total estimada: $I_{\text{leak}}\approx 50\mu \text{A}$.
• Corrente estática total: $I_{\text{estaˊtica}}=300\mu \text{A}=3.0\times 10^{-4}\text{A}$.
• Sob tempo de condução de $10\text{ms}$ (com chaveamento PWM ativo a $5\text{Hz}$): $Q_{\text{estaˊtico}}=I_{\text{estaˊtica}}\cdot t_{\text{max}}=(3.0\times 10^{-4}\text{A})\times (10\times 10^{-3}\text{s})=3.0\mu \text{C}=3000\text{nC}$ $Q_{\text{total}}\approx 65\text{nC}+3000\text{nC}=3065\text{nC}=3.065\mu \text{C}$

Para que a queda de tensão sobre o capacitor não ultrapasse $\Delta V_{\text{boot}}\le 0.50\text{V}$ (evitando acionar o UVLO): $C_{\text{boot\_mıˊnimo}}\ge \frac{Q_{\text{total}}}{\Delta V_{\text{boot}}}=\frac{3.065\times 10^{-6}\text{C}}{0.50\text{V}}=6.13\mu \text{F}$

Aplicando fator de segurança de $3.0$ para compensar envelhecimento térmico e tolerância: $C_{\text{boot}}\ge 3\times 6.13\mu \text{F}\approx 18.4\mu \text{F}$

Especificação Comercial: Associa-se em paralelo:

• $1\times$ Capacitor de Tântalo de $22.0\mu \text{F}/35\text{V}$ (baixa corrente de fuga e estabilidade).
• $1\times$ Capacitor Cerâmico SMD 0805 X7R de $100.0\text{nF}/50\text{V}$ (absorção de transientes de alta frequência).

---

5.3 Passo 2: Dimensionamento do Resistor Shunt de Proteção de Sobrecorrente ($R_{\text{shunt}}$)

O IPM possui o pino $C_{\text{SC}}$ conectado a um comparador interno de sobrecorrente com tensão de referência de: $V_{\text{ref(SC)}}=0.50\text{V}\pm 0.05\text{V}(\text{Valor mıˊnimo garantido: }0.45\text{V})$

A corrente de desligamento de emergência (Trip Current) deve ser ajustada para $1.5$ vezes a corrente de pico máxima do motor ($I_{\text{pico}}=12.02\text{A}$): $I_{\text{trip}}=1.5\times 12.02\text{A}=18.0\text{A}$

Calculando o resistor Shunt de perna única ou barramento: $R_{\text{shunt}}=\frac{V_{\text{ref(SC)\_mıˊn}}}{I_{\text{trip}}}=\frac{0.45\text{V}}{18.0\text{A}}=0.025\mathbf{\Omega }=25.0\text{m}\mathbf{\Omega }$

Potência dissipada no resistor sob corrente nominal contínua ($I_{\text{RMS}}=8.5\text{A}$): $P_{\text{shunt}}=R_{\text{shunt}}\cdot I_{\text{RMS}}^2=0.025\Omega \times (8.5\text{A}{)}^2=0.025\times 72.25=1.81\text{W}$

Especificação Comercial: Adota-se um resistor de precisão de filme espesso SMD de $25.0\text{m}\Omega \pm 1\%$ de $3.0\text{W}$ (anti-indutivo).

Filtro $RC$ passa-baixas no pino $C_{\text{SC}}$: Para evitar disparos espúrios provocados pelo pico de recuperação reversa dos diodos FWD ($t_{\text{spike}}\approx 200\text{ns}$), a constante de tempo do filtro deve ser de $1.5\mu \text{s}$: $\tau =R_f\cdot C_f=1.5\mu \text{s}$ Adotando $R_f=1.0\text{k}\mathbf{\Omega }⟹C_f=\frac{1.5\times 10^{-6}}{1000}=1.5\text{nF}(\text{Ceraˆmico NP0/C0G})$.

---

5.4 Passo 3: Cálculo das Perdas Totais e Dissipador de Calor

No FSBB20CH60C, sob corrente de fase de $8.5{\text{A}}_{\text{RMS}}$ ($I_{\text{pico}}=12.02\text{A}$) a $f_{\text{sw}}=15\text{kHz}$:

1. Perdas por Chave (1 IGBT + 1 FWD):
   • Perdas de condução no IGBT: $P_{\text{cond\_IGBT}}\approx 3.8\text{W}$
   • Perdas de chaveamento no IGBT: $P_{\text{sw\_IGBT}}\approx 3.2\text{W}$
   • Perdas no Diodo FWD: $P_{\text{FWD}}\approx 1.8\text{W}$
   • Total por chave: $P_{\text{chave}}\approx 8.8\text{W}$
2. Potência Total Dissipada no Módulo (6 chaves): $P_{\text{total\_IPM}}=6\times 8.8\text{W}=52.8\text{W}$

Para garantir temperatura de junção segura de $T_J\le 105{}^{\circ }\text{C}$ sob ambiente do quadro de $T_A=45{}^{\circ }\text{C}$: $\Delta T=T_J-T_A=105{}^{\circ }\text{C}-45{}^{\circ }\text{C}=60.0{}^{\circ }\text{C}$ $R_{\theta JA(\text{total})}=\frac{60.0{}^{\circ }\text{C}}{52.8\text{W}}=1.136{}^{\circ }\text{C/W}$

A resistência térmica interna média por canal do módulo para a carcaça de cobre é $R_{\theta JC}\approx 2.1{}^{\circ }\text{C/W}$ (dividida por 6 fontes em paralelo $=0.35{}^{\circ }\text{C/W}$). A folha térmica de sil-pad ou pasta de prata de alta qualidade apresenta $R_{\theta CS}\approx 0.15{}^{\circ }\text{C/W}$.

Resistência máxima permitida para o dissipador de alumínio: $R_{\theta SA}\le R_{\theta JA(\text{total})}-R_{\theta JC(\text{eq})}-R_{\theta CS}=1.136-0.35-0.15=0.636{}^{\circ }\text{C/W}$

Especificação Comercial: Dissipador de perfil extrudado de alumínio de $120\times 100\text{mm}$ com aletas densas e ventilação forçada de ar: $R_{\theta SA}\le 0.50{}^{\circ }\text{C/W}$

---

6. Modos de Falha, Diagnóstico e Regras de Layout PCB

6.1 Modos Típicos de Falha

1. Quebra por Tensão de Picos Transitórios no Barramento DC ($V_{\text{DC}}>600\text{V}$):
   • Indutância parasita longa entre o banco de capacitores do Link CC e os pinos $P$ e $N$ do IPM gera sobretensão destrutiva no desligamento.
   • Regra Mandatória: Soldar um Capacitor Snubber de Filme de Polipropileno de $100\text{nF}\text{ a }470\text{nF}/630\text{V}$ (baixo ESL) diretamente sobre os pinos $P$ e $N$ do módulo, a menos de $5\text{mm}$ da carcaça!
2. Ruptura de Isolação do HVIC por Tensão Negativa de Saída:
   • Durante a comutação, a indutância da fiação faz os pinos $U,V,W$ pulsarem para tensões negativas transitórias ($<-3.0\text{V}$). Se essa tensão exceder o limite do HVIC, o circuito integrado sofre latch-up interno e queima.
   • Proteção: Instalar diodos Schottky de grampeamento de baixa capacitância entre as saídas de fase e o terra de sinal.

6.2 Regras de Ouro de Roteamento em PCB

1. Separação Rígida entre Terra de Potência ($N$) e Terra de Sinal ($V_{\text{SS}}$):
   • O retorno de potência do pino $N$ conduz pulsos de até $20\text{A}$ com altíssimo $di/dt$.
   • NUNCA una o plano de terra do microcontrolador diretamente ao pino $N$! A interconexão entre o terra digital e o terra de potência deve ocorrer em um único ponto estrela (Single-Point Star Ground), posicionado exatamente no terminal de saída do resistor Shunt.
2. Imunidade nas Linhas de PWM:
   • Cada linha de entrada PWM vinda do microcontrolador deve possuir um resistor série de $100\Omega$ colado ao IPM e um capacitor cerâmico de $1.0\text{nF}$ soldado colado ao pino de entrada e ao terra $V_{\text{SS}}$, filtrando transientes capacitivos induzidos pelos saltos de $600\text{V}$ da ponte.